# (4) Japanese Patent Application Laid-Open No. 11-251520 (1999): "SEMICONDUCTOR DEVICE"

The following is a brief description of the invention disclosed in this publication.

This invention is directed to a semiconductor device including a resistor structure 16 composed of a high resistance thin film 162 which has been patterned into a predetermined resistance shape, an impurity cutoff thin film 164 which is formed around the high resistance thin film 162 with an insulator and protects a surface of the high resistance thin film 162 against intrusion of an impurity from the periphery, and a stress buffer film 166 which is formed around the impurity cutoff thin film 164 and buffers stress distortion applied from the periphery of the impurity cutoff thin film 164.

### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-251520

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

H01L 27/04

Р

H01L 27/04 21/822

審査請求 未請求 請求項の数39 OL (全 24 頁)

(21)出顯番号

特願平10-49279

(71)出願人 000006747

株式会社リコー

(22)出願日

平成10年(1998) 3月2日

東京都大田区中馬込1丁目3番6号

(72) 発明者 武田 聡

東京都大田区中馬込1丁目3番6号 株式

会社リコー内


(74)代理人 弁理士 瀧野 秀雄


# (54) 【発明の名称】 半導体装置

# (57)【要約】

【課題】 高抵抗の多結晶シリコン膜の高い抵抗値制御 性と抵抗値の低経時的変化を実現する。

【解決手段】 多結晶シリコン膜166を用いて所定の 抵抗形状にパターニングされた高抵抗薄膜162と、絶 縁体を用いて高抵抗薄膜162の周囲に形成され周囲か ら高抵抗薄膜162表面への不純物の浸入を遮蔽する不 純物遮断薄膜164と、多結晶シリコン膜166を用いて 所定の抵抗形状にバターニングされた高抵抗薄膜162 と、高抵抗薄膜162の表面に接触した状態で表面を被 覆する不純物遮断薄膜164と、不純物遮断薄膜164の 周囲に形成され不純物遮断薄膜164の周囲から加えら れる応力歪を緩和する応力緩衝膜166から構成された 抵抗体構造16を有する。





10 … 半導体装置

162… 高抵抗摩膜(多結晶シリコン膜、誘電体膜)

162… 高紅灯草族(夕和品ンリコン族、防竜神経 164… 不納物選斯潭膜 166… 応力緩衝腰(金属薄膜、シリサイド薄膜、 多結晶シリコン膜、ポリサイド薄膜) 168… 低抵抗薄膜

18 … パッシベーション膜(PSG薄膜)

## 【特許請求の範囲】

【請求項1】 多結晶シリコン膜に不純物がドービング されて成る高抵抗の抵抗体である高抵抗薄膜が基板上の 絶縁薄膜上に形成された半導体装置において、

多結晶シリコン膜を用いて所定の抵抗形状にバターニングされた前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の表面に接触した状態で当該表面を被覆する不純物遮断薄膜とで構成された抵抗体構造を有することを特徴とする半導体装置。

【請求項2】 多結晶シリコン膜に不純物がドーピング 10 されて成る高抵抗の抵抗体である高抵抗薄膜が基板上の 絶縁薄膜上に形成された半導体装置において、

多結晶シリコン膜を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の周囲に形成され周囲から当該高抵抗薄膜表面への不純物の浸入を遮蔽する不純物遮断薄膜とで構成された抵抗体構造を有することを特徴とする半導体装置。

【請求項3】 多結晶シリコン膜に不純物がドーピング されて成る高抵抗の抵抗体である高抵抗薄膜が基板上の 絶縁薄膜上に形成された半導体装置において、

多結晶シリコン膜を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の表面に接触した状態で当該表面を被覆する不純物遮断薄膜と当該不純物遮断薄膜と当該不純物遮断薄膜の周囲に形成された応力緩衝膜から構成された抵抗体構造を有することを特徴とする半導体装置。

【請求項4】 多結晶シリコン膜に不純物がドービング されて成る高抵抗の抵抗体である高抵抗薄膜が基板上の 絶縁薄膜上に形成された半導体装置において、

多結晶シリコン膜を用いて所定の抵抗形状にパターニン 30 グされた前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の周囲に形成され周囲から当該高抵抗薄膜表面への不純物の浸入を遮蔽する不純物遮断薄膜と多結晶シリコン膜を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜と当該高抵抗薄膜の表面に接触した状態で当該表面を被覆する不純物遮断薄膜と当該不純物遮断薄膜の周囲に形成され当該不純物遮断薄膜の周囲から加えられる応力歪を緩和する応力緩衝膜から構成された抵抗体構造を有することを特徴とする半導体装置。

【請求項5】 前記高抵抗薄膜のシート抵抗値は、5000√□乃至1 M/□であることを特徴とする請求項1 乃至4のいずれか一項に記載の半導体装置。

【請求項6】 誘電体膜に導電体が拡散されて成る高抵抗の抵抗体である高抵抗薄膜が基板上の絶縁薄膜上に形成された半導体装置において、

誘電体膜を用いて所定の抵抗形状にパターニングされた 前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の表面 に接触した状態で当該表面を被覆する不純物遮断薄膜と で構成された抵抗体構造を有することを特徴とする半導 体装置。 【請求項7】 誘電体膜に導電体が拡散されて成る高抵抗の抵抗体である前高抵抗薄膜が基板上の絶縁薄膜上に 形成された半導体装置において、

誘電体膜を用いて所定の抵抗形状にバターニングされた 前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の周囲 に形成され周囲から当該高抵抗薄膜表面への不純物の浸 入を進蔽する不純物遮断薄膜とで構成された抵抗体構造 を有することを特徴とする半導体装置。

【請求項8】 誘電体膜に導電体が拡散されて成る高抵抗の抵抗体である前記高抵抗薄膜が基板上の絶縁薄膜上に形成された半導体装置において、

誘電体膜を用いて所定の抵抗形状にバターニングされた 前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の表面 に接触した状態で当該表面を被覆する不純物遮断薄膜と 当該不純物遮断薄膜に接触した状態で当該不純物遮断薄 膜の周囲に形成された応力緩衝膜から構成された抵抗体 構造を有することを特徴とする半導体装置。

【請求項9】 誘電体膜に導電体が拡散されて成る高抵抗の抵抗体である前記高抵抗薄膜が基板上の絶縁薄膜上に形成された半導体装置において、

誘電体膜を用いて所定の抵抗形状にパターニングされた 前記高抵抗薄膜と絶縁体を用いて当該高抵抗薄膜の周囲 に形成され周囲から当該高抵抗薄膜表面への不純物の浸 入を遮蔽する不純物遮断薄膜と誘電体膜を用いて所定の 抵抗形状にパターニングされた前記高抵抗薄膜と当該高 抵抗薄膜の表面に接触した状態で当該表面を被覆する不 純物遮断薄膜と当該不純物遮断薄膜の周囲に形成され当 該不純物遮断薄膜の周囲から加えられる応力歪を緩和す る応力緩衝膜から構成された抵抗体構造を有することを 特徴とする半導体装置。

【請求項10】 前記高抵抗薄膜上に形成されたパッシ ベーション膜を有し、

前記不純物遮断薄膜は、前記パッシベーション膜から前 記高抵抗薄膜表面への不純物の浸入を遮蔽する薄膜であ ることを特徴とする請求項1乃至9のいずれか一項に記 載の半導体装置。

【請求項11】 前記パッシベーション膜は、PSG薄膜であることを特徴とする請求項10に記載の半導体装置。

40 【請求項12】 前記不純物遮断薄膜は、前記パッシベーション膜から前記高抵抗薄膜表面へ浸入する水素分子を含む不純物を遮蔽する薄膜であることを特徴とする請求項10又は11に記載の半導体装置。

【請求項13】 前記応力緩衝膜は、前記パッシベーション膜から前記不純物遮断薄膜に加えられる応力歪を緩和する薄膜であることを特徴とする請求項10乃至12のいずれか一項に記載の半導体装置。

【請求項14】 前記応力緩衝膜は、ポリイミド樹脂を含む薄膜であることを特徴とする請求項13に記載の半50 導体装置。

【請求項15】 前記応力緩衝膜は、導電性を有すると 共に、所定の電位に接続されて電位を固定されていると とを特徴とする請求項13に記載の半導体装置。

【請求項16】 前記応力緩衝膜は、電源電位に接続さ れた状態で当該電源電位に固定されていることを特徴と する請求項15に記載の半導体装置。

【請求項17】 前記応力緩衝膜は、接地電位に接続さ れた状態で当該接地電位に固定されていることを特徴と する請求項15に記載の半導体装置。

【請求項18】 前記応力緩衝膜は、電源電位と接地電 10 位との中間電位に接続された状態で当該中間電位に固定 されていることを特徴とする請求項15に記載の半導体 装置。

【請求項19】 前記応力緩衝膜の電位がフロート状態 に維持されていることを特徴とする請求項15に記載の 半導体装置。

【請求項20】 前記応力緩衝膜が複数のブロックに分 割されて形成されている場合、当該ブロックの各々が前 記電源電位、前記接地電位又は前記中間電位の何れかに 維持されていることを特徴とする請求項19に記載の半 20. 膜の表面及び前記基板上の絶縁薄膜上を被覆する様に形 導体装置。

【請求項21】 前記応力緩衝膜が複数のブロックに分 割されて形成されている場合、当該ブロックの全てが前 記電源電位、前記接地電位又は前記中間電位の何れかに 共通に維持されていることを特徴とする請求項19に記 載の半導体装置。

【請求項22】 前記応力緩衝膜は、アルミ金属を含む 金属薄膜であることを特徴とする請求項15乃至21の いずれか一項に記載の半導体装置。

【請求項23】 前記応力緩衝膜は、アルミ金属を含む 30 シリサイド薄膜であることを特徴とする請求項15乃至 21のいずれか一項に記載の半導体装置。

【請求項24】 前記応力緩衝膜は、アルミ金属及び銅 金属を含むシリサイド薄膜であることを特徴とする請求 項15乃至21のいずれか一項に記載の半導体装置。

【請求項25】 前記応力緩衝膜は、多結晶シリコン膜 を含む薄膜であることを特徴とする請求項15乃至21 のいずれか一項に記載の半導体装置。

【請求項26】 前記応力緩衝膜は、多結晶シリコン膜 を含むポリサイド薄膜であることを特徴とする請求項1 5乃至21のいずれか一項に記載の半導体装置。

【請求項27】 前記基板は、接地電位に接続された状 態で当該接地電位に固定されていることを特徴とする請 求項16乃至26のいずれか一項に記載の半導体装置。

【請求項28】 前記基板は、電源電位に接続された状 態で当該電源電位に固定されていることを特徴とする請 求項16乃至26のいずれか一項に記載の半導体装置。

【請求項29】 前記抵抗体構造は、ストライプ形状に 形成された複数本の前記高抵抗薄膜と、隣接する当該高 抵抗薄膜の終端間を交互に接続するように形成され当該 50

髙抵抗薄膜を直列接続して所望の抵抗値を得るための低 抵抗薄膜とを有し、

前記不純物遮断薄膜は、前記高抵抗薄膜の表面を少なく とも被覆する様に形成されていることを特徴とする請求 項1乃至10のいずれか一項に記載の半導体装置。

【請求項30】 前記不純物遮断薄膜は、前記高抵抗薄 膜の表面を被覆すると共に、前記低抵抗薄膜との接続部 分近傍の薄膜表面を被覆する様に形成されていることを 特徴とする請求項29に記載の半導体装置。

【請求項31】 前記不純物遮断薄膜は、前記高抵抗薄 膜の表面及び前記接続部分近傍の表面を被覆すると共 に、前記基板上の絶縁薄膜上を被覆する様に形成されて いることを特徴とする請求項29に記載の半導体装置。

【請求項32】 前記不純物遮断薄膜は、前記高抵抗薄 膜の表面及び前記接続部分近傍の表面を被覆すると共 に、前記高抵抗薄膜近傍の前記絶縁薄膜上の所定範囲を 被覆する様に形成されていることを特徴とする請求項2 9に記載の半導体装置。

【請求項33】 前記不純物遮断薄膜は、前記高抵抗薄 成されていることを特徴とする請求項29に記載の半導 体装置。

【請求項34】 前記抵抗体構造が複数直列に接続され て構成されたラダー回路を有することを特徴とする請求 項29乃至33のいずれか一項に記載の半導体装置。

【請求項35】 前記ラダー回路は、前記複数の抵抗体 構造が抵抗値に関して昇順に接続されて構成されると共 に、隣接する当該抵抗体構造の抵抗比が2であることを 特徴とする請求項34に記載の半導体装置。

【請求項36】 前記ラダー回路は、前記複数の抵抗体 構造が2のべき乗の抵抗比で昇順に接続されて構成され ることを特徴とする請求項34に記載の半導体装置。

【請求項37】 前記ラダー回路を構成する前記抵抗体 構造の両端にはノードが各々設けられ、

前記ノードを選択することにより前記ラダー回路の抵抗 値を所望の値に設定するように構成されていることを特 徴とする請求項35又は36に記載の半導体装置。

【請求項38】 前記ラダー回路は、前記抵抗体構造の 両端の前記ノード間を短絡して前記ラダー回路の抵抗値 を所望の抵抗値に設定するためのヒューズが設けられて いることを特徴とする請求項37に記載の半導体装置。

【請求項39】 負荷に供給される出力電圧を一定に保 持する定電圧電源である半導体装置において、

基準電圧を生成する基準電源と、

電流を与えられた際に当該電流の大きさに応じた出力電 圧を生成する出力電圧設定用抵抗網と、

前記出力電圧設定用抵抗網に制御電流を与えて当該出力 電圧設定用抵抗網の出力ノードを一定電圧値に制御する ための制御トランジスタと、

前記出力ノードからの出力電圧と前記基準電圧との電圧

差を求め所定倍率に増幅して誤差信号を生成すると共 に、当該誤差信号を前記制御トランジスタに与えて前記 出力電圧設定用抵抗網に対する定電圧制御を促す誤差増 幅器とを有し、

前記出力電圧設定用抵抗網が前記ラダー回路を用いて構成され、当該ラダー回路の任意のノードが前記出力ノードに選択されて前記出力電圧が生成されるように構成されていることを特徴とする請求項34乃至38のいずれか一項に記載の半導体装置。

### 【発明の詳細な説明】

【発明の属する技術分野】本発明は、半導体装置に関し、特に、多結晶シリコン膜に不純物がドービングされて成る高抵抗の抵抗体薄膜が基板上の絶縁薄膜上に形成された半導体装置、又は誘電体膜に導電体が拡散されて成る高抵抗薄膜が基板上の絶縁薄膜上に形成された半導体装置に関する。

### [0001]

【従来の技術】従来との種の半導体装置としては、例えば、特開平5-13683号公報(発明の名称:半導体装置の製造方法、出願日:1991年7月1日、出願人:セイコー電子工業株式会社)に示すようなものがある。

【0002】すなわち、多結晶シリコン膜の抵抗体を有 する半導体装置9は、図7に示すように、半導体基板2 の上に多結晶シリコン膜1A, 1Bが形成され、多結晶 シリコン膜1A, 1Bに不純物がドーピングされて高抵 抗の多結晶シリコン膜1Bが形成され、将来高抵抗配線 となる多結晶シリコン膜の領域が絶縁膜4で覆われ、絶 縁膜4で覆われた領域以外の多結晶シリコン膜1B, 1 Bにさらに不純物がドーピングされて低い抵抗の多結晶 30 シリコン膜1B, 1Bが形成され、多結晶シリコン膜1 A, 1B上に金属膜5が形成され、将来高抵抗配線とな る多結晶シリコン膜1Bの領域の上の金属膜5が選択的 に除去されると共にシリサイド化がされて配線パターン 5, 5が形成された素子構造を有していた。また、この 様にして構成された抵抗体上はPSG(リンガラス)に 代表されるパッシベーション膜 (図示せず)が形成され ていた。

### [0003]

【発明が解決しようとする課題】しかしながら、このよ 40 うな素子構造の半導体装置 9 では、多結晶シリコン膜の抵抗値を目標抵抗値に設定することが難しく、特に、高抵抗の多結晶シリコン膜を作製する場合、多結晶シリコン膜の抵抗値を高抵抗に高い精度で設定することが難しいという技術的課題があった。

【0004】また、多結晶シリコン膜の製造初期の抵抗値が経時的に変化してしまうという技術的課題があった。特に、高抵抗に制御された多結晶シリコン膜は、製造初期の高抵抗値が経時的に変化し易いという技術的課題があった。

【0005】多結晶シリコン膜におけるこの様な抵抗値制御の難しさや初期抵抗値の経時変化は、配線バターン5,5やパッシベーション膜(PSG)に含まれる不純物(特に、水素原子を含む不純物)やプラズマプロセス雰囲気中に含まれる不純物(特に、水素原子を含む不純物)に強く影響されているものと考えられる。

【0006】本発明は、このような従来の問題点を解決 することを課題としており、第1に、多結晶シリコン膜 に不純物がドービングされて成る高抵抗の抵抗体である 高抵抗薄膜が基板上の絶縁薄膜上に形成された半導体装 置において、多結晶シリコン膜を用いて所定の抵抗形状 にパターニングされた高抵抗薄膜と絶縁体を用いて高抵 抗薄膜の周囲に形成され周囲から高抵抗薄膜表面への不 純物の浸入を遮蔽する不純物遮断薄膜と多結晶シリコン 膜を用いて所定の抵抗形状にパターニングされた高抵抗 薄膜と高抵抗薄膜の表面に接触した状態で表面を被覆す る不純物遮断薄膜と不純物遮断薄膜の周囲に形成され不 純物遮断薄膜の周囲から加えられる応力歪を緩和する応 力緩衝膜から構成された抵抗体構造、または誘電体膜に 20 導電体が拡散されて成る高抵抗の抵抗体である高抵抗薄 膜が基板上の絶縁薄膜上に形成された半導体装置におい て、誘電体膜を用いて所定の抵抗形状にパターニングさ れた高抵抗薄膜と絶縁体を用いて高抵抗薄膜の周囲に形 成され周囲から高抵抗薄膜表面への不純物の浸入を遮蔽 する不純物遮断薄膜と誘電体膜を用いて所定の抵抗形状 にパターニングされた高抵抗薄膜と高抵抗薄膜の表面に 接触した状態で表面を被覆する不純物遮断薄膜と不純物 遮断薄膜の周囲に形成され不純物遮断薄膜の周囲から加 えられる応力歪を緩和する応力緩衝膜から構成された抵 抗体構造を有する半導体装置により、高抵抗の多結晶シ リコン膜を作製する場合に多結晶シリコン膜の抵抗値を 高い精度で目標の高抵抗値に制御することを課題として いる。また、高抵抗に制御された多結晶シリコン膜にお ける製造初期の高抵抗値の経時的変化を低減することを 課題としている。

【0007】第2に、抵抗体構造が複数直列に接続されて構成され、複数の抵抗体構造が抵抗値に関して昇順に接続されて構成されると共に、隣接する抵抗体構造の抵抗比が2であるラダー回路を有する半導体装置により、高抵抗の多結晶シリコン膜を作製する場合に多結晶シリコン膜の抵抗値を高い精度で目標の高抵抗値に制御することを課題としている。また、高抵抗に制御された多結晶シリコン膜における製造初期の高抵抗値の経時的変化を低減することを課題としている。

【0008】第3に、負荷に供給される出力電圧を一定に保持する定電圧電源である半導体装置において、基準電圧を生成する基準電源と、電流を与えられた際に電流の大きさに応じた出力電圧を生成する出力電圧設定用抵抗網と、出力電圧設定用抵抗網に制御電流を与えて出力 電圧設定用抵抗網の出力ノードを一定電圧値に制御する

ための制御トランジスタと、出力ノードからの出力電圧 と基準電圧との電圧差を求め所定倍率に増幅して誤差信 号を生成すると共に、誤差信号を制御トランジスタに与 えて出力電圧設定用抵抗網に対する定電圧制御を促す誤 差増幅器とを有し、出力電圧設定用抵抗網がラダー回路 を用いて構成され、ラダー回路の任意のノードが出力ノ ードに選択されて出力電圧が生成されるように構成され ている半導体装置により、高抵抗の多結晶シリコン膜を 作製する場合に多結晶シリコン膜の抵抗値を高い精度で 目標の高抵抗値に制御することを課題としている。ま た、高抵抗に制御された多結晶シリコン膜における製造 初期の高抵抗値の経時的変化を低減することを課題とし ている。

#### [0009]

【課題を解決するための手段】請求項1に記載の発明は、多結晶シリコン膜166に不純物がドービングされて成る高抵抗の抵抗体である高抵抗薄膜162が基板12上の絶縁薄膜14上に形成された半導体装置において、多結晶シリコン膜166を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜162と絶縁体を用いて当該高抵抗薄膜162の表面に接触した状態で当該表面を被覆する不純物遮断薄膜164とで構成された抵抗体構造16を有することを特徴とする半導体装置10である。

【0010】請求項1に記載の発明に依れば、不純物遮断薄膜164である絶縁体を用いて高抵抗薄膜162(多結晶シリコン膜166)の表面を被覆することにより、配線パターンやパッシベーション膜18(PSG)に含まれる不純物(特に、水素原子を含む不純物)やプラズマプロセス雰囲気中に含まれる不純物(特に、水素原子 30を含む不純物)が高抵抗薄膜162(多結晶シリコン高抵抗薄膜162)に侵入する減少を回避できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜162における製造当初の高抵抗値を維持して経時的変化を低減することができるようになるといった効果を奏する。

【0011】請求項2に記載の発明は、多結晶シリコン膜166に不純物がドービングされて成る高抵抗の抵抗体である高抵抗薄膜162が基板12上の絶縁薄膜14上に形成された半導体装置において、多結晶シリコン膜40166を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜162と絶縁体を用いて当該高抵抗薄膜162と絶縁体を用いて当該高抵抗薄膜162表面への不純物の浸入を遮蔽する不純物遮断薄膜164とで構成された抵抗体構造16を有することを特徴とする半導体装置10である。

【0012】請求項2に記載の発明に依れば、不純物遮 膜162表面への不純物の浸入を遮蔽する不純物遮断薄 断薄膜164である絶縁体を用いて多結晶シリコン高抵 膜164と多結晶シリコン膜166を用いて所定の抵抗形 抗薄膜162の表面を被覆することにより、配線パター ンやパッシベーション膜18に含まれる水素原子を含む 50 抵抗薄膜162の表面に接触した状態で当該表面を被覆

不純物やプラズマプロセス雰囲気中に含まれる水素原子を含む不純物が高抵抗薄膜 1 6 2に侵入する現象を回避できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜 1 6 2における製造当初の高抵抗値を維持して経時的変化を低減することができるようになるといった効果を奏する。

【0013】請求項3に記載の発明は、多結晶シリコン膜166に不純物がドービングされて成る高抵抗の抵抗体である高抵抗薄膜162が基板12上の絶縁薄膜14上に形成された半導体装置において、多結晶シリコン膜166を用いて所定の抵抗形状にバターニングされた前記高抵抗薄膜162と絶縁体を用いて当該高抵抗薄膜162の表面に接触した状態で当該表面を被覆する不純物遮断薄膜164と当該不純物遮断薄膜164に接触した状態で当該不純物遮断薄膜166から構成された抵抗体構造16を有することを特徴とする半導体装置10である。

【0014】請求項3に記載の発明に依れば、不純物遮 断薄膜164である絶縁体を用いて多結晶シリコン高抵 20 抗薄膜162の表面を被覆することにより、配線パター ンやパッシベーション膜18に含まれる水素原子を含む 不純物やプラズマプロセス雰囲気中に含まれる水素原子 を含む不純物が多結晶シリコン高抵抗薄膜 162に侵入 する現象を回避できる。この結果、高抵抗に制御された 多結晶シリコン高抵抗薄膜162における製造当初の高 抵抗値を維持して経時的変化を低減することができるよ うになるといった効果を奏する。更に、応力緩衝膜16 6は多結晶シリコン高抵抗薄膜162の外部から加えられ る応力に対するクッションの機能を果たす。これに依 り、作製プロセス中や作製後の多結晶シリコン高抵抗薄 膜162内に無用な応力歪が残留する現象を回避でき、 応力歪を一要因とすると考えられる多結晶シリコン高抵 抗薄膜162の目標抵抗値と作製後の抵抗値とのずれを 極力減少させることができる。この結果、高抵抗の多結 晶シリコン高抵抗薄膜162を作製する場合に多結晶シ リコン高抵抗薄膜162の抵抗値を高い精度で目標の高 抵抗値に制御することができるようになり、即ち、高い 抵抗値制御性を実現することができるといった効果を奏 する。

【0015】請求項4に記載の発明は、において、多結晶シリコン膜166に不純物がドーピングされて成る高抵抗の抵抗体である高抵抗薄膜162が基板12上の絶縁薄膜14上に形成された半導体装置において、多結晶シリコン膜166を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜162と絶縁体を用いて当該高抵抗薄膜162表面への不純物の浸入を遮蔽する不純物遮断薄膜164と多結晶シリコン膜166を用いて所定の抵抗形状にパターニングされた前記高抵抗薄膜162と当該高抵抗薄膜162の表面に接触した状態で当該表面を被覆

する不純物遮断薄膜 1 6 4と当該不純物遮断薄膜 1 6 4の 周囲に形成され当該不純物遮断薄膜 1 6 4の周囲から加 えられる応力歪を緩和する応力緩衝膜 1 6 6から構成さ れた抵抗体構造 1 6 を有することを特徴とする半導体装置 1 0 である。

【0016】請求項4に記載の発明に依れば、請求項1 乃至3のいずれか一項に記載の効果と同様の効果を奏する。

【0017】請求項5に記載の発明は、請求項1乃至4のいずれか一項に記載の半導体装置において、前記高抵 10抗薄膜162のシート抵抗値は、500Ω/□乃至1M/□であることを特徴とする半導体装置10である。

【0018】請求項5に記載の発明に依れば、請求項1
乃至4のいずれか一項に記載の効果に加えて、500Ω
/□乃至1 M/□といった抵抗値の範囲に制御された多
結晶シリコン高抵抗薄膜162における製造当初の高抵
抗値を維持して経時的変化を低減することができるよう
になるといった効果を奏する。更に、応力歪を一要因と
すると考えられる多結晶シリコン高抵抗薄膜162の目
標抵抗値と作製後の抵抗値とのずれを500Ω/□乃至 20
1 M/□といった抵抗値の範囲において極力減少させる
ことができる。この結果、高抵抗の多結晶シリコン高抵抗薄
膜162を作製する場合に多結晶シリコン高抵抗薄
膜162の抵抗値を高い精度で目標の高抵抗値に制御す
ることができるようになり、即ち、高い抵抗値制御性を
実現することができるといった効果を奏する。

【0019】請求項6に記載の発明は、誘電体膜162 に導電体が拡散されて成る高抵抗の抵抗体である高抵抗 薄膜162が基板12上の絶縁薄膜14上に形成された 半導体装置において、誘電体膜162を用いて所定の抵 抗形状にパターニングされた前記高抵抗薄膜162と絶 縁体を用いて当該高抵抗薄膜162の表面に接触した状態で当該表面を被覆する不純物遮断薄膜164とで構成 された抵抗体構造16を有することを特徴とする半導体 装置10である。

【0020】請求項6に記載の発明に依れば、不純物遮断薄膜164である絶縁体を用いて高抵抗薄膜162(高抵抗の拡散抵抗薄膜)の表面を被覆することにより、配線パターンやパッシベーション膜18(PSG)に含まれる不純物(特に、水素原子を含む不純物)やプラズマプロセス雰囲気中に含まれる不純物(特に、水素原子を含む不純物)が高抵抗薄膜162(高抵抗拡散抵抗薄膜162)に侵入する減少を回避できる。この結果、高抵抗に制御された高抵抗拡散抵抗薄膜162における製造当初の高抵抗値を維持して経時的変化を低減することができるようになるといった効果を奏する。

【0021】請求項7に記載の発明は、誘電体膜162 に導電体が拡散されて成る高抵抗の抵抗体である前高抵 抗薄膜162が基板12上の絶縁薄膜14上に形成され た半導体装置において、誘電体膜162を用いて所定の 抵抗形状にバターニングされた前記高抵抗薄膜 162と 絶縁体を用いて当該高抵抗薄膜 162の周囲に形成され 周囲から当該高抵抗薄膜 162表面への不純物の浸入を 遮蔽する不純物遮断薄膜 164とで構成された抵抗体構造 16を有することを特徴とする半導体装置 10である。

【0022】請求項7に記載の発明に依れば、不純物遮 断薄膜164である絶縁体を用いて高抵抗拡散抵抗薄膜 162の表面を被覆することにより、配線パターンやパッシベーション膜18に含まれる水素原子を含む不純物 やプラズマプロセス雰囲気中に含まれる水素原子を含む 不純物が高抵抗拡散抵抗薄膜162に侵入する現象を回 避できる。この結果、高抵抗に制御された高抵抗拡散抵抗薄膜162における製造当初の高抵抗値を維持して経 時的変化を低減することができるようになるといった効 果を奏する。

【0023】請求項8に記載の発明は、誘電体膜162 に導電体が拡散されて成る高抵抗の抵抗体である前記高 抵抗薄膜162が基板12上の絶縁薄膜14上に形成さ れた半導体装置において、誘電体膜162を用いて所定 の抵抗形状にパターニングされた前記高抵抗薄膜162 と絶縁体を用いて当該高抵抗薄膜162の表面に接触し た状態で当該表面を被覆する不純物遮断薄膜164と当 該不純物遮断薄膜164に接触した状態で当該不純物遮 断薄膜164の周囲に形成された応力緩衝膜166から構 成された抵抗体構造16を有するととを特徴とする半導 体装置10である。

【0024】請求項8に記載の発明に依れば、不純物遮 断薄膜164である絶縁体を用いて高抵抗拡散抵抗薄膜 162の表面を被覆することにより、配線パターンやパ ッシベーション膜18に含まれる水素原子を含む不純物 やプラズマプロセス雰囲気中に含まれる水素原子を含む 不純物が高抵抗拡散抵抗薄膜162に侵入する現象を回 避できる。この結果、高抵抗に制御された高抵抗拡散抵 抗薄膜162における製造当初の高抵抗値を維持して経 時的変化を低減することができるようになるといった効 果を奏する。更に、応力緩衝膜166は高抵抗拡散抵抗 薄膜162の外部から加えられる応力に対するクッショ ンの機能を果たす。これに依り、作製プロセス中や作製 後の高抵抗拡散抵抗薄膜162内に無用な応力歪が残留 する現象を回避でき、応力歪を一要因とすると考えられ る高抵抗拡散抵抗薄膜162の目標抵抗値と作製後の抵 抗値とのずれを極力減少させることができる。この結 果、高抵抗拡散抵抗薄膜162を作製する場合に高抵抗 拡散抵抗薄膜162の抵抗値を高い精度で目標の高抵抗 値に制御することができるようになり、即ち、高い抵抗 値制御性を実現することができるといった効果を奏す

【0025】請求項9に記載の発明は、誘電体膜162 50 に導電体が拡散されて成る高抵抗の抵抗体である前記高

抵抗薄膜162が基板12上の絶縁薄膜14上に形成さ れた半導体装置において、誘電体膜162を用いて所定 の抵抗形状にパターニングされた前記高抵抗薄膜 162 と絶縁体を用いて当該高抵抗薄膜162の周囲に形成さ れ周囲から当該高抵抗薄膜162表面への不純物の浸入 を遮蔽する不純物遮断薄膜164と誘電体膜162を用い て所定の抵抗形状にバターニングされた前記高抵抗薄膜 162と当該高抵抗薄膜162の表面に接触した状態で当 該表面を被覆する不純物遮断薄膜164と当該不純物遮 断薄膜164の周囲に形成され当該不純物遮断薄膜164 10 の周囲から加えられる応力歪を緩和する応力緩衝膜16 6から構成された抵抗体構造16を有することを特徴と する半導体装置10である。

【0026】請求項9に記載の発明に依れば、請求項6 乃至8のいずれか一項に記載の効果と同様の効果を奏す る。

【0027】請求項10に記載の発明は、請求項1乃至 9のいずれか一項に記載の半導体装置において、前記高 抵抗薄膜162上に形成されたパッシベーション膜18 を有し、前記不純物遮断薄膜164は、前記パッシベー ション膜18から前記高抵抗薄膜162表面への不純物 の浸入を遮蔽する薄膜であることを特徴とする半導体装 置10である。

【0028】請求項10に記載の発明に依れば、請求項 1乃至9のいずれか一項に記載の効果に加えて、不純物 遮断薄膜164である絶縁体を用いて多結晶シリコン高 抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2の表面を被覆 することにより、パッシベーション膜18に含まれる水 素原子を含む不純物やパッシベーション膜18作製時の プラズマプロセス雰囲気中に含まれる水素原子を含む不 30 純物が多結晶シリコン高抵抗薄膜162や高抵抗拡散抵 抗薄膜162に侵入する現象を回避できる。この結果、 高抵抗に制御された多結晶シリコン高抵抗薄膜162や 高抵抗拡散抵抗薄膜162における製造当初の高抵抗値 を維持して経時的変化を低減することができるようにな るといった効果を奏する。更に、応力緩衝膜166はパ ッシベーション膜18から多結晶シリコン高抵抗薄膜1 62や高抵抗拡散抵抗薄膜162に加えられる応力に対す るクッションの機能を果たす。これに依り、作製プロセ ス中や作製後の多結晶シリコン高抵抗薄膜 162や高抵 抗拡散抵抗薄膜162内にパッシベーション膜18によ って発生される応力歪が残留する現象を回避でき、応力 歪を一要因とすると考えられる多結晶シリコン高抵抗薄 膜162や高抵抗拡散抵抗薄膜162の目標抵抗値と作製 後の抵抗値とのずれを極力減少させることができる。こ の結果、多結晶シリコン高抵抗薄膜162や高抵抗拡散 抵抗薄膜162を作製する場合に多結晶シリコン高抵抗 薄膜162や高抵抗拡散抵抗薄膜162の抵抗値を高い精 度で目標の高抵抗値に制御することができるようにな り、即ち、高い抵抗値制御性を実現することができると 50 リコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162に加

いった効果を奏する。

【0029】請求項11に記載の発明は、請求項10に 記載の半導体装置において、前記パッシベーション膜1 8は、PSG薄膜18であることを特徴とする半導体装 置10である。

【0030】請求項11に記載の発明に依れば、請求項 10に記載の効果に加えて、不純物遮断薄膜164であ る絶縁体を用いて多結晶シリコン高抵抗薄膜162や高 抵抗拡散抵抗薄膜162の表面を被覆することにより、 PSG薄膜18に含まれる水素原子を含む不純物やPS G薄膜18作製時のプラズマプロセス雰囲気中に含まれ る水素原子を含む不純物が多結晶シリコン高抵抗薄膜1 62や高抵抗拡散抵抗薄膜162に侵入する現象を回避で きる。この結果、高抵抗に制御された多結晶シリコン高 抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2における製造 当初の高抵抗値を維持して経時的変化を低減することが できるようになるといった効果を奏する。更に、応力緩 衝膜166はPSG薄膜18から多結晶シリコン高抵抗 薄膜162や高抵抗拡散抵抗薄膜162に加えられる応力 に対するクッションの機能を果たす。これに依り、作製 プロセス中や作製後の多結晶シリコン高抵抗薄膜162 や高抵抗拡散抵抗薄膜162内にPSG薄膜18によっ て発生される応力歪が残留する現象を回避でき、応力歪 を一要因とすると考えられる多結晶シリコン高抵抗薄膜 162や高抵抗拡散抵抗薄膜162の目標抵抗値と作製後 の抵抗値とのずれを極力減少させることができる。この 結果、多結晶シリコン高抵抗薄膜162や高抵抗拡散抵 抗薄膜162を作製する場合に多結晶シリコン高抵抗薄 膜162や高抵抗拡散抵抗薄膜162の抵抗値を高い精度 で目標の高抵抗値に制御することができるようになり、 即ち、高い抵抗値制御性を実現することができるといっ た効果を奏する。

【0031】請求項12に記載の発明は、請求項10又 は11に記載の半導体装置において、前記不純物遮断薄 膜164は、前記パッシベーション膜18から前記高抵 抗薄膜162表面へ浸入する水素分子を含む不純物を遮 蔽する薄膜であることを特徴とする半導体装置 10であ

【0032】請求項12に記載の発明に依れば、請求項 10又は11に記載の効果と同様の効果を奏する。

【0033】請求項13に記載の発明は、請求項10乃 至12のいずれか一項に記載の半導体装置において、前 記応力緩衝膜166は、前記パッシベーション膜18か ら前記不純物遮断薄膜164に加えられる応力歪を緩和 する薄膜であることを特徴とする半導体装置10であ る。

【0034】請求項13に記載の発明に依れば、請求項 10乃至12のいずれか一項に記載の効果に加えて、応 力緩衝膜166はパッシベーション膜18から多結晶シ

えられる応力を吸収する良好な弾性体(応力吸収体)の 機能を果たす。これに依り、作製プロセス中や作製後の 多結晶シリコン高抵抗薄膜 162や高抵抗拡散抵抗薄膜 162内にパッシベーション膜18によって発生される 応力歪をやわらげることができ、応力歪を一要因とする と考えられる多結晶シリコン高抵抗薄膜162や高抵抗 拡散抵抗薄膜162の目標抵抗値と作製後の抵抗値との ずれを極力減少させることができる。この結果、多結晶 シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162を 作製する場合に多結晶シリコン高抵抗薄膜162や高抵 抗拡散抵抗薄膜162の抵抗値を高い精度で目標の高抵 抗値に制御することができるようになり、即ち、高い抵 抗値制御性を実現することができるといった効果を奏す る。

13

【0035】請求項14に記載の発明は、請求項13に 記載の半導体装置において、前記応力緩衝膜166は、 ポリイミド樹脂を含む薄膜であることを特徴とする半導 体装置10である。

【0036】請求項14に記載の発明に依れば、請求項 13に記載の効果に加えて、半導体プロセス適合性や信 20 頼性が既に認証されているポリイミド樹脂薄膜は、パッ シベーション膜18から多結晶シリコン高抵抗薄膜16 2や高抵抗拡散抵抗薄膜162に加えられる応力を吸収す る良好な弾性体(応力吸収体)の機能を果たす。これに 依り、プロセス安定性を損なうことなく、作製プロセス 中や作製後の多結晶シリコン高抵抗薄膜162や高抵抗 拡散抵抗薄膜162内にパッシベーション膜18によっ て発生される応力歪をやわらげることができ、応力歪を 一要因とすると考えられる多結晶シリコン髙抵抗薄膜 1 62や高抵抗拡散抵抗薄膜162の目標抵抗値と作製後の 30 抵抗値とのずれを極力減少させることができる。この結 果、多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗 薄膜162を作製する場合に多結晶シリコン高抵抗薄膜 162や高抵抗拡散抵抗薄膜162の抵抗値を高い精度で 目標の高抵抗値に制御することができるようになり、即 ち、プロセス安定性を損なうことなく、且つ低いプロセ スコストを以て、高い抵抗値制御性を実現することがで きるといった効果を奏する。

【0037】請求項15に記載の発明は、請求項13に 記載の半導体装置において、前記応力緩衝膜166は、 導電性を有すると共に、所定の電位に接続されて電位を 固定されていることを特徴とする半導体装置10であ る。

【0038】請求項15に記載の発明に依れば、請求項 13に記載の効果に加えて、応力緩衝膜166の電位を 一定電位に固定してパッシベーション膜18-多結晶シ リコン高抵抗薄膜162又は高抵抗拡散抵抗薄膜162間 を一定電場に保持することにより、パッシベーション膜 18に含まれる水素原子を含む不純物やパッシベーショ ン膜18作製時のプラズマプロセス雰囲気中に含まれる 50 膜18作製時のプラズマプロセス雰囲気中に含まれる水

水素原子を含む不純物が多結晶シリコン高抵抗薄膜16 2や高抵抗拡散抵抗薄膜162に侵入する現象を電場の作 用を借りて更に効果的に回避できる。この結果、高抵抗 に制御された多結晶シリコン高抵抗薄膜162や高抵抗 拡散抵抗薄膜 1 6 2における製造当初の高抵抗値を維持 して経時的変化を更に効果的に低減することができるよ うになるといった効果を奏する。

【0039】請求項16に記載の発明は、請求項15に 記載の半導体装置において、前記応力緩衝膜166は、 電源電位VDXC接続された状態で当該電源電位VDXC固 定されていることを特徴とする半導体装置10である。 【0040】請求項16に記載の発明に依れば、請求項 15 に記載の効果と同様の効果を奏する。

【0041】請求項17に記載の発明は、請求項15に 記載の半導体装置において、前記応力緩衝膜166は、 接地電位VONDに接続された状態で当該接地電位VONDに 固定されていることを特徴とする半導体装置10であ る。

【0042】請求項17に記載の発明に依れば、請求項 15に記載の効果と同様の効果を奏する。

【0043】請求項18に記載の発明は、請求項15に 記載の半導体装置において、前記応力緩衝膜166は、 電源電位VDDと接地電位VGNDとの中間電位VDD/2に 接続された状態で当該中間電位 V DD/2 に固定されてい ることを特徴とする半導体装置10である。

【0044】請求項18に記載の発明に依れば、請求項 15 に記載の効果と同様の効果を奏する。

【0045】請求項19に記載の発明は、請求項15に 記載の半導体装置において、前記応力緩衝膜166の電 位がフロート状態に維持されていることを特徴とする半 導体装置10である。

【0046】請求項19に記載の発明に依れば、請求項 15に記載の効果と同様の効果を奏する。

【0047】請求項20に記載の発明は、請求項19に 記載の半導体装置において、前記応力緩衝膜166が複 数のブロックに分割されて形成されている場合、当該ブ ロックの各々が前記電源電位VDD、前記接地電位VGND 又は前記中間電位VDD/2の何れかに維持されていると とを特徴とする半導体装置10である。

【0048】請求項20に記載の発明に依れば、請求項 19に記載の効果に加えて、応力緩衝膜166のブロッ ク毎に各々異なる電場に保持できるようになる。抵抗体 構造16が複数のブロックに分割されて使用される場合 であっても、各々ブロック毎に最も効果的な電位を選択 することができるようになるといった効果を奏する。こ の結果、パッシベーション膜18-多結晶シリコン高抵 抗薄膜162又は高抵抗拡散抵抗薄膜162間をブロック 毎に最適な一定電場に保持でき、パッシベーション膜1 8に含まれる水素原子を含む不純物やパッシベーション

素原子を含む不純物が多結晶シリコン高抵抗薄膜162 や高抵抗拡散抵抗薄膜162に侵入する現象をブロック 毎の最適な電場の作用を借りてブロック毎に効果的に回 避できる。これに依り、高抵抗に制御された多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162における製造当初の高抵抗値を維持して経時的変化をブロック 毎に効果的に低減することができるようになるといった 効果を奏する。

15

【0049】請求項21に記載の発明は、請求項19に記載の半導体装置において、前記応力緩衝膜166が複数のブロックに分割されて形成されている場合、当該ブロックの全てが前記電源電位VDD、前記接地電位VGND又は前記中間電位VDD/2の何れかに共通に維持されていることを特徴とする半導体装置10である。

【0050】請求項21に記載の発明に依れば、請求項 19に記載の効果に加えて、応力緩衝膜166の全ブロ ックを共通の電場に保持できるようになる。抵抗体構造 16が複数のブロックに分割されて使用される場合であ っても、全ブロック共通に最も効果的な共通電位を選択 することができるようになるといった効果を奏する。と 20 の結果、バッシベーション膜18-多結晶シリコン高抵 抗薄膜162又は高抵抗拡散抵抗薄膜162間を全ブロッ ク共通に最適な一定電場に保持でき、パッシベーション 膜18に含まれる水素原子を含む不純物やパッシベーシ ョン膜18作製時のプラズマプロセス雰囲気中に含まれ る水素原子を含む不純物が多結晶シリコン高抵抗薄膜 1 62や高抵抗拡散抵抗薄膜162に侵入する現象を全ブロ ック共通な最適な電場の作用を借りて全ブロック共通に 効果的に回避できる。これに依り、高抵抗に制御された 多結晶シリコン高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 162における製造当初の高抵抗値を維持して経時的変 化を全ブロック共通に効果的に低減することができるよ うになるといった効果を奏する。

【0051】請求項22に記載の発明は、請求項15乃至21のいずれか一項に記載の半導体装置において、前記応力緩衝膜166は、アルミ金属を含む金属薄膜であることを特徴とする半導体装置10である。

【0052】請求項22に記載の発明に依れば、請求項15乃至21のいずれか一項に記載の効果に加えて、半導体プロセス適合性や信頼性が既に認証されているアル 40 ミ金属を用いた薄膜は、単結晶シリコンやバッシベーション膜18に比べて弾性に富み、パッシベーション膜18から多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162に加えられる応力を吸収する良好な弾性体(応力吸収体)の機能を果たす。これに依り、プロセス安定性を損なうことなく、作製プロセス中や作製後の多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162内にパッシベーション膜18によって発生される応力歪をやわらげることができ、応力歪を一要因とすると考えられる多結晶シリコン高抵抗薄膜162や高抵抗拡

散抵抗薄膜 1 6 2の目標抵抗値と作製後の抵抗値とのずれを極力減少させることができる。この結果、多結晶シリコン高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、プロセス安定性を損なうことなく、且つ低いプロセスコストを以て、高い抵抗値制御性を実現することができるといった効果を奏する。

10 【0053】請求項23に記載の発明は、請求項15乃至21のいずれか一項に記載の半導体装置において、前記応力緩衝膜166は、アルミ金属を含むシリサイド薄膜であることを特徴とする半導体装置10である。

【0054】請求項23に記載の発明に依れば、請求項 15乃至21のいずれか一項に記載の効果に加えて、半 導体プロセス適合性や信頼性が既に認証されているアル ミ金属を用いたアルミシリサイド薄膜166は、単結晶 シリコンやパッシベーション膜18に比べて弾性に富 み、パッシベーション膜18から多結晶シリコン高抵抗 薄膜162や高抵抗拡散抵抗薄膜162に加えられる応力 を吸収する良好な弾性体 (応力吸収体) の機能を果た す。これに依り、プロセス安定性を損なうことなく、作 製プロセス中や作製後の多結晶シリコン高抵抗薄膜16 2や高抵抗拡散抵抗薄膜162内にパッシベーション膜1 8によって発生される応力歪をやわらげることができ、 応力歪を一要因とすると考えられる多結晶シリコン高抵 抗薄膜162や高抵抗拡散抵抗薄膜162の目標抵抗値と 作製後の抵抗値とのずれを極力減少させることができ る。との結果、多結晶シリコン高抵抗薄膜162や高抵 抗拡散抵抗薄膜 162を作製する場合に多結晶シリコン 髙抵抗薄膜162や髙抵抗拡散抵抗薄膜162の抵抗値を 高い精度で目標の高抵抗値に制御することができるよう になり、即ち、プロセス安定性を損なうことなく、且つ 低いプロセスコストを以て、高い抵抗値制御性を実現す ることができるといった効果を奏する。

【0055】請求項24に記載の発明は、請求項15乃至21のいずれか一項に記載の半導体装置において、前記応力緩衝膜166は、アルミ金属及び銅金属を含むシリサイド薄膜であることを特徴とする半導体装置10である。

【0056】請求項24に記載の発明に依れば、請求項15乃至21のいずれか一項に記載の効果に加えて、半導体プロセス適合性や信頼性が既に認証されているアルミ金属及び銅金属を用いたアルミ銅シリサイド薄膜16 6は、単結晶シリコンやバッシベーション膜18に比べて弾性に富み、バッシベーション膜18から多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162に加えられる応力を吸収する良好な弾性体(応力吸収体)の機能を果たす。これに依り、プロセス安定性を損なうこと50 なく、作製プロセス中や作製後の多結晶シリコン高抵抗

薄膜162や高抵抗拡散抵抗薄膜162内にパッシベーシ ョン膜18によって発生される応力歪をやわらげること ができ、応力歪を一要因とすると考えられる多結晶シリ コン高抵抗薄膜162や高抵抗拡散抵抗薄膜162の目標 抵抗値と作製後の抵抗値とのずれを極力減少させること ができる。この結果、多結晶シリコン高抵抗薄膜162 や高抵抗拡散抵抗薄膜162を作製する場合に多結晶シ リコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162の抵 抗値を高い精度で目標の高抵抗値に制御することができ るようになり、即ち、プロセス安定性を損なうことな く、且つ低いプロセスコストを以て、高い抵抗値制御性 を実現することができるといった効果を奏する。

17

【0057】請求項25に記載の発明は、請求項15乃 至21のいずれか一項に記載の半導体装置において、前 記応力緩衝膜166は、多結晶シリコン膜を含む薄膜で あることを特徴とする半導体装置10である。

【0058】請求項25に記載の発明に依れば、請求項 15乃至21のいずれか一項に記載の効果に加えて、半 導体プロセス適合性や信頼性が既に認証されている多結 晶シリコン薄膜は、単結晶シリコンやパッシベーション 20 体装置10である。 膜18に比べて弾性に富み、パッシベーション膜18か ら多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄 膜162に加えられる応力を吸収する良好な弾性体(応 力吸収体)の機能を果たす。これに依り、プロセス安定 性を損なうことなく、作製プロセス中や作製後の多結晶 シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162内 にパッシベーション膜18によって発生される応力歪を やわらげることができ、応力歪を一要因とすると考えら れる多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗 薄膜162の目標抵抗値と作製後の抵抗値とのずれを極 力減少させることができる。この結果、多結晶シリコン 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2を作製する 場合に多結晶シリコン高抵抗薄膜162や高抵抗拡散抵 抗薄膜162の抵抗値を高い精度で目標の高抵抗値に制 御することができるようになり、即ち、プロセス安定性 を損なうことなく、且つ低いプロセスコストを以て、高 い抵抗値制御性を実現することができるといった効果を 奏する。

【0059】請求項26に記載の発明は、請求項15乃 至21のいずれか一項に記載の半導体装置において、前 40 記応力緩衝膜166は、多結晶シリコン膜166を含むポ リサイド薄膜166であることを特徴とする半導体装置 10である。

【0060】請求項26に記載の発明に依れば、請求項 15乃至21のいずれか一項に記載の効果に加えて、半 導体プロセス適合性や信頼性が既に認証されている多結 晶シリコン膜166を用いたポリサイド薄膜166は、単 結晶シリコンやパッシベーション膜18に比べて弾性に 富み、パッシベーション膜18から多結晶シリコン高抵

力を吸収する良好な弾性体(応力吸収体)の機能を果た す。これに依り、プロセス安定性を損なうことなく、作 製プロセス中や作製後の多結晶シリコン高抵抗薄膜16 2や高抵抗拡散抵抗薄膜162内にパッシベーション膜1 8によって発生される応力歪をやわらげることができ、 応力歪を一要因とすると考えられる多結晶シリコン高抵 抗薄膜162や高抵抗拡散抵抗薄膜162の目標抵抗値と 作製後の抵抗値とのずれを極力減少させることができ る。この結果、多結晶シリコン高抵抗薄膜162や高抵 抗拡散抵抗薄膜162を作製する場合に多結晶シリコン 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2の抵抗値を 高い精度で目標の高抵抗値に制御することができるよう になり、即ち、プロセス安定性を損なうことなく、且つ 低いプロセスコストを以て、高い抵抗値制御性を実現す ることができるといった効果を奏する。

【0061】請求項27に記載の発明は、請求項16乃 至26のいずれか一項に記載の半導体装置において、前 記基板12は、接地電位VGNDに接続された状態で当該 接地電位VONDに固定されていることを特徴とする半導

【0062】請求項27に記載の発明に依れば、請求項 16乃至26のいずれか一項に記載の効果に加えて、応 力緩衝膜166の電位を一定電位に固定すると同時に、 基板12の電位を接地電位VGNDに固定してバッシベー ション膜18-多結晶シリコン高抵抗薄膜162又は高 抵抗拡散抵抗薄膜162間を一定電場に保持することに より、パッシベーション膜18に含まれる水素原子を含 む不純物やパッシベーション膜18作製時のプラズマブ ロセス雰囲気中に含まれる水素原子を含む不純物が多結 晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162 に侵入する現象を電場の作用を借りて更に効果的に回避 できる。この結果、高抵抗に制御された多結晶シリコン 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2における製 造当初の高抵抗値を維持して経時的変化を更に効果的に 低減することができるようになるといった効果を奏す る。

【0063】請求項28に記載の発明は、請求項16乃 至26のいずれか一項に記載の半導体装置において、前 記基板12は、電源電位VDXX接続された状態で当該電 源電位 V DOXC 固定されていることを特徴とする半導体装 置10である。

【0064】請求項28に記載の発明に依れば、請求項 16乃至26のいずれか一項に記載の効果に加えて、応 力緩衝膜166の電位を一定電位に固定すると同時に、 基板12の電位を電源電位VDDに固定してパッシベーシ ョン膜18-多結晶シリコン高抵抗薄膜162又は高抵 抗拡散抵抗薄膜162間を一定電場に保持することによ り、パッシベーション膜18に含まれる水素原子を含む 不純物やパッシベーション膜18作製時のプラズマプロ 抗薄膜162や髙抵抗拡散抵抗薄膜162に加えられる応 50 セス雰囲気中に含まれる水素原子を含む不純物が多結晶

シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162に 侵入する現象を電場の作用を借りて更に効果的に回避で きる。この結果、高抵抗に制御された多結晶シリコン高 抵抗薄膜 162や高抵抗拡散抵抗薄膜 162における製造 当初の高抵抗値を維持して経時的変化を更に効果的に低 減することができるようになるといった効果を奏する。 【0065】請求項29に記載の発明は、請求項1乃至 10のいずれか一項に記載の半導体装置において、前記 抵抗体構造16は、ストライプ形状に形成された複数本 の前記高抵抗薄膜162と、隣接する当該高抵抗薄膜1 62の終端間を交互に接続するように形成され当該高抵 抗薄膜162を直列接続して所望の抵抗値を得るための 低抵抗薄膜168とを有し、前記不純物遮断薄膜164 は、前記高抵抗薄膜162の表面を少なくとも被覆する 様に形成されていることを特徴とする半導体装置10で ある。

19

【0066】請求項29に記載の発明に依れば、請求項 1乃至10のいずれか一項に記載の効果に加えて、スト ライブ形状の抵抗体構造16を構成する多結晶シリコン 高抵抗薄膜 162や高抵抗拡散抵抗薄膜 162の表面を含 20 んで不純物遮断薄膜164を用いて被覆することによ り、プロセスばらつきに起因して多結晶シリコン高抵抗 薄膜162や高抵抗拡散抵抗薄膜162の位置にばらつき が発生した場合であっても、パッシベーション膜18に **含まれる水素原子を含む不純物やパッシベーション膜1** 8作製時のプラズマプロセス雰囲気中に含まれる水素原 子を含む不純物が多結晶シリコン高抵抗薄膜162や高 抵抗拡散抵抗薄膜162に侵入する現象を確実に回避で き、プロセス信頼性を向上させることができるようにな るといった効果を奏する。この結果、高抵抗に制御され 30 た多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄 膜162における製造当初の高抵抗値を維持して経時的 変化を低減することが高いプロセス信頼性を以て実現で きるようになるといった効果を奏する。

【0067】請求項30に記載の発明は、請求項29に 記載の半導体装置において、前記不純物遮断薄膜 164 は、前記高抵抗薄膜162の表面を被覆すると共に、前 記低抵抗薄膜 1 6 8との接続部分近傍の薄膜表面を被覆 する様に形成されていることを特徴とする半導体装置 1

【0068】請求項30に記載の発明に依れば、請求項 29 に記載の効果に加えて、ストライプ形状の抵抗体構 造16を構成する多結晶シリコン高抵抗薄膜162や高 抵抗拡散抵抗薄膜162の表面に加えて、多結晶シリコ ン高抵抗薄膜162や高抵抗拡散抵抗薄膜162と低抵抗 薄膜168との界面の辺縁部までを含んで不純物遮断薄 膜164を用いて被覆することにより、プロセスばらつ きに起因して多結晶シリコン高抵抗薄膜162や高抵抗 拡散抵抗薄膜162と低抵抗薄膜168との位置関係にば らつきが発生した場合であっても、パッシベーション膜 50 徴とする半導体装置10である。

18に含まれる水素原子を含む不純物やパッシベーショ ン膜18作製時のプラズマプロセス雰囲気中に含まれる 水素原子を含む不純物が多結晶シリコン高抵抗薄膜16 2や高抵抗拡散抵抗薄膜162に侵入する現象を確実に回 避でき、プロセス信頼性を向上させることができるよう になるといった効果を奏する。この結果、高抵抗に制御 された多結晶シリコン高抵抗薄膜162や高抵抗拡散抵 抗薄膜162における製造当初の高抵抗値を維持して経 時的変化を低減することが高いプロセス信頼性を以て実 現できるようになるといった効果を奏する。

【0069】請求項31に記載の発明は、請求項29に 記載の半導体装置において、前記不純物遮断薄膜164 は、前記高抵抗薄膜162の表面及び前記接続部分近傍 の表面を被覆すると共に、前記基板12上の絶縁薄膜1 4上を被覆する様に形成されていることを特徴とする半 導体装置10である。

【0070】請求項31に記載の発明に依れば、請求項 29 に記載の効果に加えて、ストライプ形状の抵抗体構 造16を構成する多結晶シリコン高抵抗薄膜162や高 抵抗拡散抵抗薄膜162の表面、多結晶シリコン高抵抗 薄膜162や高抵抗拡散抵抗薄膜162と低抵抗薄膜16 8との界面の辺縁部に加えて、基板12上の絶縁薄膜1 4上までを含んで不純物遮断薄膜164を用いて被覆す ることにより、プロセスばらつきに起因して多結晶シリ コン高抵抗薄膜162や高抵抗拡散抵抗薄膜162の基板 12上での位置、低抵抗薄膜168の基板12上での位 置にばらつきが発生した場合であっても、パッシベーシ ョン膜18に含まれる水素原子を含む不純物やパッシベ ーション膜18作製時のプラズマプロセス雰囲気中に含 まれる水素原子を含む不純物が多結晶シリコン高抵抗薄 膜162や高抵抗拡散抵抗薄膜162に侵入する現象を確 実に回避でき、プロセス信頼性を向上させることができ るようになるといった効果を奏する。この結果、高抵抗 に制御された多結晶シリコン高抵抗薄膜162や高抵抗 拡散抵抗薄膜 1 6 2における製造当初の高抵抗値を維持 して経時的変化を低減することが高いプロセス信頼性を 以て実現できるようになるといった効果を奏する。

【0071】請求項32に記載の発明は、請求項29に 記載の半導体装置において、前記不純物遮断薄膜164 40 は、前記高抵抗薄膜162の表面及び前記接続部分近傍 の表面を被覆すると共に、前記高抵抗薄膜 162近傍の 前記絶縁薄膜14上の所定範囲を被覆する様に形成され ていることを特徴とする半導体装置10である。

【0072】請求項32に記載の発明に依れば、請求項 29に記載の効果と同様の効果を奏する。

【0073】請求項33に記載の発明は、請求項29に 記載の半導体装置において、前記不純物遮断薄膜164 は、前記高抵抗薄膜162の表面及び前記基板12上の 絶縁薄膜14上を被覆する様に形成されていることを特

【0074】請求項33に記載の発明に依れば、請求項29に記載の効果と同様の効果を奏する。

【0075】請求項34に記載の発明は、請求項29乃至33のいずれか一項に記載の半導体装置において、前記抵抗体構造16A,16B,16C,16D,16E,16F,16Gが複数直列に接続されて構成されたラダー回路20を有することを特徴とする半導体装置10である。

【0076】請求項34に記載の発明に依れば、請求項29乃至33のいずれか一項に記載の効果に加えて、前10述したような抵抗体構造16A、16B、16C、16D、16E、16F、16Gを複数直列に接続してラダー回路20を構成されているので、製造当初の高抵抗値を維持でき、更に経時的変化を低減することができるラダー回路20を実現できる。更に、多結晶シリコン高抵抗薄膜162や高抵抗拡散抵抗薄膜162の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、高い抵抗値制御性を有するラダー回路20を実現することができる。

【0077】請求項35に記載の発明は、請求項34に 20記載の半導体装置において、前記ラダー回路20は、前記複数の抵抗体構造16A,16B,16C,16D,16E,16F,16Gが抵抗値に関して昇順に接続されて構成されると共に、隣接する当該抵抗体構造16A,16B,16C,16D,16E,16F,16Gの抵抗比が2であることを特徴とする半導体装置10である。

【0078】請求項35に記載の発明に依れば、請求項34に記載の効果に加えて、ラダー回路20における各抵抗体構造16A、16B、16C、16D、16E、16F、16Gの抵抗値を1、2、4、8、16、32、64といった抵抗比に設定できるようになるといった効果を奏する。これに依り、これらの抵抗値を直列に接続して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路20をコンパクトな回路構成で実現することができるといった効果を奏する。

【0079】請求項36に記載の発明は、請求項34に記載の半導体装置において、前記ラダー回路20は、前記複数の抵抗体構造16A、16B、16C、16D、16E、16F、16Gが2のべき乗の抵抗比で昇順に接続されて構成されることを特徴とする半導体装置10である。

【0080】請求項36に記載の発明に依れば、請求項34に記載の効果と同様の効果を奏する。

【0081】請求項37に記載の発明は、請求項35又は36に記載の半導体装置において、前記ラダー回路20を構成する前記抵抗体構造16A,16B,16C,16D,16E,16F,16Gの両端にはノードn1,n2,n3,n4,n5,n6,n7,n8が各々設けら

れ、前記ノード n 1, n 2, n 3, n 4, n 5, n 6, n 7, n 8を選択することにより前記ラダー回路 2 0 の抵抗値を所望の値に設定するように構成されていることを特徴とする半導体装置 1 0 である。

【0082】請求項37に記載の発明に依れば、請求項35又は36に記載の効果に加えて、ラダー回路20におけるノードn1、n2、n3、n4、n5、n6、n7、n8間の抵抗値を1、2、4、8、16、32、64といった抵抗比に設定できるようになるといった効果を奏する。これに依り、これらのノードn1、n2、n3、n4、n5、n6、n7、n8間を直列に接続して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路20をコンパクトな回路構成で実現することができるといった効果を奏する。

【0083】請求項38に記載の発明は、請求項37に記載の半導体装置において、前記ラダー回路20は、前記抵抗体構造16A,16B,16C,16D,16E,16F,16Gの両端の前記ノードn1,n2,n3,n4,n5,n6,n7,n8間を短絡して前記ラダー回路20の抵抗値を所望の抵抗値に設定するためのヒューズ21A,21B,21C,21D,21E,21F,21Gが設けられていることを特徴とする半導体装置10である。

【0084】請求項38に記載の発明に依れば、請求項37に記載の効果に加えて、ラダー回路20におけるノードn1、n2、n3、n4、n5、n6、n7、n8間の抵抗値を1、2、4、8、16、32、64といった抵抗比に設定できるようになるといった効果を奏する。これに依り、これらのノードn1、n2、n3、n4、n5、n6、n7、n8間を直列に接続したり短絡して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路20をコンパクトな回路構成で実現することができるといった効果を奏する。

【0085】請求項39に記載の発明は、請求項34乃 至38のいずれか一項に記載の半導体装置において、負 荷に供給される出力電圧Voutを一定に保持する定電圧 電源30である半導体装置において、基準電圧V refを 生成する基準電源32と、電流を与えられた際に当該電 流の大きさに応じた出力電圧 Voutを生成する出力電圧 Vout設定用抵抗網と、前記出力電圧Vout設定用抵抗網 に制御電流を与えて当該出力電圧Vout設定用抵抗網の 出力ノードNを一定電圧値に制御するための制御トラン ジスタ34と、前記出力ノードNからの出力電圧Vout と前記基準電圧Vrefとの電圧差△Vを求め所定倍率に 増幅して誤差信号33aを生成すると共に、当該誤差信 号33aを前記制御トランジスタ34に与えて前記出力 電圧Vout設定用抵抗網に対する定電圧制御を促す誤差 増幅器33とを有し、前記出力電圧Vout設定用抵抗網 が前記ラダー回路20を用いて構成され、当該ラダー回 50 路20の任意のノードn1, n2, n3, n4, n5, n6,

n 7、n 8が前記出力ノードNに選択されて前記出力電圧 Voutが生成されるように構成されていることを特徴と する半導体装置 1 0 である。

23

【0086】請求項39に記載の発明に依れば、請求項 34乃至38のいずれか一項に記載の効果に加えて、前 述したような抵抗体構造16A, 16B, 16C, 16 D, 16E, 16F, 16Gを複数直列に接続して出力 電圧設定用抵抗網35A、35Bを構成されているの で、製造当初の高抵抗値を維持でき、更に経時的変化を 低減することができる出力電圧設定用抵抗網35A,3 10 5 Bを実現できる。更に、多結晶シリコン高抵抗薄膜 1 62や高抵抗拡散抵抗薄膜162の抵抗値を高い精度で目 標の高抵抗値に制御することができるようになり、即 ち、高い抵抗値制御性を有する出力電圧設定用抵抗網3 5A, 35Bを実現することができる。この結果、経時 的変化が少なく高い抵抗値制御性を有する出力電圧Vou t設定用抵抗網が実現でき、経時的変化が少なく高精度 の定電圧制御を制御トランジスタ34が実行できるよう になり、経時的変化が少なく高精度の誤差信号33aを 誤差増幅器33が生成できるようになるといった効果を 20 奏する。

[0087]

【発明の実施の形態】始めに、図面に基づき、抵抗体構造の一実施形態を説明する。

【0088】図1は、本発明の半導体装置10の一実施 形態を説明するための素子断面図である。図2は、図1 の半導体装置10のA-A素子断面図である。図3は、 図1の半導体装置10の素子上面図である。

【0089】図1及び図2に示す抵抗体構造16は、多結晶シリコン(ポリシリコン)膜166に不純物がイオン注入法等を用いてドービングされて成る高抵抗の抵抗体である高抵抗薄膜162が基板12上の絶縁薄膜14上に形成され、多結晶シリコン膜166を用いて所定の抵抗形状にバターニングされ抵抗体として機能薄膜である高抵抗薄膜162と、絶縁体を用いて高抵抗薄膜162の表面に接触した状態で表面を被覆する不純物遮断薄膜164とで構成されている。

【0090】図3(a)は、抵抗体構造16の抵抗形状の第1実施形態であり、図3(b)は、抵抗体構造16の抵抗形状の第2実施形態である。

【0091】更に、抵抗体構造16は、図3(a)又は図3(b)に示すように、ストライプ形状に形成された複数本のp-Si高抵抗薄膜162の終端間を交互に接続するように形成され、p-Si高抵抗薄膜162を直列接続して所望の抵抗値を得るための低抵抗薄膜168を有している。低抵抗薄膜168のシート抵抗値は5~100Ω/□程度が望ましい。

【0092】更に、抵抗体構造16上には、図1及び図2に示すように、パッシベーション膜18が、高抵抗薄膜162上に密着して形成されている。本実施形態で

は、パッシベーション膜18としてリンガラス(PSGと略称する)を用いることが望ましい。以下の説明では、パッシベーション膜18をPSG18で代表することにする。

24

【0093】この場合、前述の酸化シリコン薄膜164は、PSG18からp-Si高抵抗薄膜162表面への水素含有不純物の浸入を遮蔽することになる。

【0094】本実施形態では、PSG18の膜厚は200~600nmの範囲で設定されることが望ましい。

【0095】即ち、酸化シリコン薄膜164を用いてp -Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162の表 面を被覆することにより、PSG薄膜18に含まれる水 素含有不純物やPSG薄膜 18作製時のプラズマプロセ ス雰囲気中に含まれる水素含有不純物がp-Si高抵抗 薄膜162や高抵抗拡散抵抗薄膜162に侵入する現象を 回避できる。この結果、500Ω/□~1M/□程度の 高いシート抵抗値に制御されたp-Si高抵抗薄膜16 2や高抵抗拡散抵抗薄膜162における製造当初の高抵抗 値を維持して経時的変化を低減することができるように なる。更に、ポリサイド薄膜166はPSG薄膜18か Sp-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162 に加えられる応力に対するクッションの機能を果たす。 これに依り、作製プロセス中や作製後のp-Si高抵抗 薄膜162や高抵抗拡散抵抗薄膜162内にPSG薄膜1 8によって発生される応力歪が残留する現象を回避で き、応力歪を一要因とすると考えられるp-Si高抵抗 薄膜162や高抵抗拡散抵抗薄膜162の目標抵抗値と作 製後の抵抗値とのずれを極力減少させることができる。 との結果、p-Si高抵抗薄膜162や高抵抗拡散抵抗 薄膜162を作製する場合にp-Si高抵抗薄膜162や 髙抵抗拡散抵抗薄膜162の抵抗値を高い精度で目標の 髙抵抗値に制御することができるようになり、即ち、髙 い抵抗値制御性を実現することができるようになる。 【0096】具体的な高抵抗薄膜162は、多結晶シリ コン膜166k1)ン(元素記号:P)、ヒ素(元素記 号: As)、ボロン(元素記号: B)等の不純物がイオ ン注入法等を用いてドーピングされた抵抗体であって、 500Ω/□~1M/□程度のシート抵抗値を有してい る。以降、この様な高抵抗薄膜162を多結晶シリコン 高抵抗薄膜162と総称することにする。

【0097】また絶縁薄膜14としては、シリコンの酸化物(例えば、酸化シリコン)、窒化物(例えば、窒化シリコン)等を用いることが望ましい。以下の説明では、絶縁薄膜14を酸化シリコン薄膜14で代表することにする。

【0098】p-Si高抵抗薄膜162は、図1及び図2に示すように、シリコン半導体基板12(以降、Si基板12と略す)上の酸化シリコン薄膜14上に形成され、図3に示すように、多結晶シリコン膜166を用いてストライプ状の抵抗形状にバターニングされて構成さ

れている。

【0099】ととで、シリコン半導体基板12は、接地 電位VGNDに接続された状態で接地電位VGNDに固定され ていることが望ましい。この場合、ポリサイド薄膜16 6の電位を一定電位に固定すると同時に、シリコン半導 体基板12の電位を接地電位VGNDに固定してPSG1 8-p-Si高抵抗薄膜162又は高抵抗拡散抵抗薄膜 162間を一定電場に保持することにより、PSG18 に含まれる水素含有不純物やPSG18作製時のプラズ マプロセス雰囲気中に含まれる水素含有不純物がp-S 10 i 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2に侵入す る現象を電場の作用を借りて更に効果的に回避できる。 この結果、500Ω/□~1M/□程度の高いシート抵 抗値に制御されたp-Si高抵抗薄膜162や高抵抗拡 散抵抗薄膜162における製造当初の高抵抗値を維持し て経時的変化を更に効果的に低減することができるよう になる。

25

【0100】また、シリコン半導体基板12は、電源電位VDDに接続された状態で電源電位VDDに固定されていてもよい。この場合、ポリサイド薄膜166の電位を一定電位に固定すると同時に、シリコン半導体基板12の電位を電源電位VDDに固定してPSG18-p-Si高抵抗薄膜162以は高抵抗拡散抵抗薄膜162間を一定電場に保持することにより、PSG18に含まれる水素含有不純物やPSG18作製時のプラズマプロセス雰囲気中に含まれる水素含有不純物がp-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162に侵入する現象を電場の作用を借りて更に効果的に回避できる。この結果、500 Q/□~1M/□程度の高いシート抵抗値に制御されたp-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162に30 おける製造当初の高抵抗値を維持して経時的変化を更に効果的に低減することができるようになる。

【0101】不純物遮断薄膜164は、絶縁体を用いてp-Si高抵抗薄膜162の表面に接触した状態で表面を被覆するように形成されている。また不純物遮断薄膜164は、絶縁体を用いてp-Si高抵抗薄膜162の周囲に形成され周囲からp-Si高抵抗薄膜162表面への不純物の浸入を遮蔽する機能薄膜である。本実施形態では、不純物として特に水素原子を含む不純物を想定している。以下の説明では、不純物を水素含有不純物で代40表することにする。

【0102】不純物遮断薄膜164に用いられる絶縁体としては、シリコンの酸化物(例えば、酸化シリコン)、窒化物(例えば、窒化シリコン)等を用いることが望ましい。以下の説明では、不純物遮断薄膜164を酸化シリコン薄膜164で代表することにする。

【0103】本実施形態では、酸化シリコン薄膜164 の膜厚は400~1000nmの範囲で設定されること が望ましい。

【0104】即ち、酸化シリコン薄膜164を設けると

とに依り、500Ω/□~1M/□といった高い抵抗値 の範囲に制御されたp-Si高抵抗薄膜162における 製造当初の髙抵抗値を維持して経時的変化を低減すると とができるようになる。更に、応力歪を一要因とすると 考えられるp-Si高抵抗薄膜162の目標抵抗値と作 製後の抵抗値とのずれを500♀/□~1M/□といっ た抵抗値の範囲において極力減少させることができる。 この結果、高抵抗のp-Si高抵抗薄膜162を作製す る場合にp-Si高抵抗薄膜162の抵抗値を高い精度 で目標の高抵抗値に制御することができるようになり、 即ち、高い抵抗値制御性を実現することができるように なる。更に、不純物遮断薄膜 164である絶縁体を用い てp-Si高抵抗薄膜162の表面を被覆することによ り、配線パターンやPSG18に含まれる水素含有不純 物やプラズマプロセス雰囲気中に含まれる水素含有不純 物がp-Si高抵抗薄膜162に侵入する現象を回避で きる。この結果、500Q/□~1M/□程度の高いシ ート抵抗値に制御されたp-Si高抵抗薄膜162にお ける製造当初の高抵抗値を維持して経時的変化を低減す ることができるようになる。

【0105】酸化シリコン薄膜164は、図3(a)又は図3(b)に示すように、p-Si高抵抗薄膜162の表面を少なくとも被覆する様に形成されていることが望ましい。

【0106】本実施形態では、図3(a)に示すように、p-Si高抵抗薄膜162の表面及び接続部分近傍の表面を被覆すると同時に、シリコン半導体基板12上の酸化シリコン薄膜14上を被覆する様に酸化シリコン薄膜164を形成している。

【0107】即ち、ストライプ形状の抵抗体構造16を 構成するp-Si高抵抗薄膜162や高抵抗拡散抵抗薄 膜162の表面、p-Si高抵抗薄膜162や高抵抗拡散 抵抗薄膜162と低抵抗薄膜168との界面の辺縁部に加 えて、シリコン半導体基板12上の酸化シリコン薄膜1 4上までを含んで酸化シリコン薄膜164を用いて被覆 することにより、プロセスばらつきに起因してp-Si 高抵抗薄膜162や高抵抗拡散抵抗薄膜162のシリコン 半導体基板12上での位置、低抵抗薄膜168のシリコ ン半導体基板 12上での位置にばらつきが発生した場合 であっても、PSG18に含まれる水素含有不純物やP SG18作製時のプラズマプロセス雰囲気中に含まれる 水素含有不純物がp-Si高抵抗薄膜162や高抵抗拡 散抵抗薄膜162に侵入する現象を確実に回避でき、ブ ロセス信頼性を向上させることができるようになる。こ の結果、500Ω/□~1M/□程度の高いシート抵抗 値に制御されたp-Si高抵抗薄膜162や高抵抗拡散 抵抗薄膜162における製造当初の高抵抗値を維持して 経時的変化を低減することが高いプロセス信頼性を以て 実現できるようになる。

50 【0108】また、図3(b)に示すように、p-Si

髙抵抗薄膜 1 6 2の表面及び接続部分近傍の表面を被覆 すると同時に、p-Si高抵抗薄膜162近傍の酸化シ リコン薄膜14上の所定範囲を被覆する様に酸化シリコ ン薄膜164を形成してもよい。

27

【0109】この様に、ストライプ形状の抵抗体構造1 6を構成するp-Si高抵抗薄膜162や高抵抗拡散抵 抗薄膜162の表面を含んで酸化シリコン薄膜164を用 いて被覆することにより、プロセスばらつきに起因して p-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162の 位置にばらつきが発生した場合であっても、PSG18 に含まれる水素含有不純物やPSG18作製時のプラズ マプロセス雰囲気中に含まれる水素含有不純物がp-S i 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2に侵入す る現象を確実に回避でき、プロセス信頼性を向上させる ことができるようになる。この結果、500Ω/□~1 M/□程度の高いシート抵抗値に制御されたp-Si高 抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2における製造 当初の高抵抗値を維持して経時的変化を低減することが 高いプロセス信頼性を以て実現できるようになる。

【0110】応力緩衝膜166は、酸化シリコン薄膜1 64に接触した状態で酸化シリコン薄膜164の周囲に形 成され、酸化シリコン薄膜164の周囲から加えられる 応力歪を緩和する機能薄膜である。

【0111】応力緩衝膜166は、PSG18から酸化 シリコン薄膜164に加えられる応力歪を緩和する機能 薄膜である。即ち、応力緩衝膜166は、PSG18か らp-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162 に加えられる応力を吸収する良好な応力吸収体の機能を 果たす。これに依り、作製プロセス中や作製後のp-S i 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2内に PS **G18によって発生される応力歪をやわらげることがで** き、応力歪を一要因とすると考えられるp-Si高抵抗 薄膜162や高抵抗拡散抵抗薄膜162の目標抵抗値と作 製後の抵抗値とのずれを極力減少させることができる。 この結果、p-Si高抵抗薄膜162や高抵抗拡散抵抗 薄膜162を作製する場合にp-Si高抵抗薄膜162や 高抵抗拡散抵抗薄膜162の抵抗値を高い精度で目標の 高抵抗値に制御することができるようになり、即ち、高 い抵抗値制御性を実現することができるようになる。

【0112】具体的な応力緩衝膜166としては、A1 40 単体薄膜、AI-Si合金薄膜、AI-Si-Cu等の 金属薄膜と多結晶シリコン膜166とから生成されるボ リサイド薄膜166を用いることが望ましい。本実施形 態では、ポリサイド薄膜166の膜厚は500~200 0 n mの範囲で設定されることが望ましい。以下の説明 では、応力緩衝膜166をポリサイド薄膜166で代表す ることにする。

【0113】即ち、半導体プロセス適合性や信頼性が既 に認証されている多結晶シリコン膜166を用いたポリ サイド薄膜166は、単結晶シリコンやPSG18に比

べて弾性に富み、PSG18からp-Si高抵抗薄膜1 62や髙抵抗拡散抵抗薄膜162に加えられる応力を吸収 する良好な応力吸収体の機能を果たす。これに依り、ブ ロセス安定性を損なうことなく、作製プロセス中や作製 後のp-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜1 62内にPSG18によって発生される応力歪をやわら げることができ、応力歪を一要因とすると考えられるp -Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162の目 標抵抗値と作製後の抵抗値とのずれを極力減少させると とができる。この結果、p-Si 高抵抗薄膜 162や高 抵抗拡散抵抗薄膜162を作製する場合にp-Si高抵 抗薄膜162や高抵抗拡散抵抗薄膜162の抵抗値を高い 精度で目標の高抵抗値に制御することができるようにな り、即ち、プロセス安定性を損なうことなく、且つ低い プロセスコストを以て、高い抵抗値制御性を実現すると とができるようになる。

【0114】なお、応力緩衝膜166としては、アルミ 金属(元素記号: A1)を含む金属薄膜(具体的には、 Al単体薄膜、Al-Si合金薄膜、Al-Si-Cu 合金薄膜等の導電性薄膜)を用いることもできる。この 場合、半導体プロセス適合性や信頼性が既に認証されて いるアルミ金属を用いた薄膜は、単結晶シリコンやPS G18に比べて弾性に富み、PSG18からp-Si高 抵抗薄膜 162や高抵抗拡散抵抗薄膜 162に加えられる 応力を吸収する良好な応力吸収体の機能を果たす。これ に依り、プロセス安定性を損なうことなく、作製プロセ ス中や作製後のp-Si高抵抗薄膜162や高抵抗拡散 抵抗薄膜162内にPSG18によって発生される応力 歪をやわらげることができ、応力歪を一要因とすると考 えられるp-Si高抵抗薄膜162や高抵抗拡散抵抗薄 膜162の目標抵抗値と作製後の抵抗値とのずれを極力 減少させることができる。この結果、p‐Si高抵抗薄 膜162や高抵抗拡散抵抗薄膜162を作製する場合にp -Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162の抵 抗値を高い精度で目標の高抵抗値に制御することができ るようになり、即ち、プロセス安定性を損なうことな く、且つ低いプロセスコストを以て、高い抵抗値制御性 を実現することができるようになる。また、アルミ金属 を含むシリサイド薄膜を用いることもできる。この場 合、半導体プロセス適合性や信頼性が既に認証されてい るアルミ金属を用いたアルミシリサイド薄膜166は、 単結晶シリコンやPSG18に比べて弾性に富み、PS G18からp-Si高抵抗薄膜162や高抵抗拡散抵抗 薄膜162に加えられる応力を吸収する良好な応力吸収 体の機能を果たす。これに依り、プロセス安定性を損な うことなく、作製プロセス中や作製後のp-Si 高抵抗 薄膜162や高抵抗拡散抵抗薄膜162内にPSG18に よって発生される応力歪をやわらげることができ、応力 歪を一要因とすると考えられるp-Si高抵抗薄膜16 50 2や高抵抗拡散抵抗薄膜162の目標抵抗値と作製後の抵

50

抗値とのずれを極力減少させることができる。この結 果、p-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜1 62を作製する場合にp-Si高抵抗薄膜162や高抵抗 拡散抵抗薄膜162の抵抗値を高い精度で目標の高抵抗 値に制御することができるようになり、即ち、プロセス 安定性を損なうことなく、且つ低いプロセスコストを以 て、高い抵抗値制御性を実現することができるようにな る。また、アルミ金属及び銅金属を含むシリサイド薄膜 を用いることもできる。この場合、半導体プロセス適合 性や信頼性が既に認証されているアルミ金属及び銅金属 10 を用いたアルミ銅シリサイド薄膜166は、単結晶シリ コンやPSG18に比べて弾性に富み、PSG18から p-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162に 加えられる応力を吸収する良好な応力吸収体の機能を果 たす。これに依り、プロセス安定性を損なうことなく、 作製プロセス中や作製後のp-Si高抵抗薄膜162や 高抵抗拡散抵抗薄膜162内にPSG18によって発生 される応力歪をやわらげることができ、応力歪を一要因 とすると考えられるp-Si高抵抗薄膜162や高抵抗 拡散抵抗薄膜162の目標抵抗値と作製後の抵抗値との ずれを極力減少させることができる。この結果、p-S i 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2を作製す る場合にp-Si高抵抗薄膜162や高抵抗拡散抵抗薄 膜162の抵抗値を高い精度で目標の高抵抗値に制御す ることができるようになり、即ち、プロセス安定性を損 なうことなく、且つ低いプロセスコストを以て、高い抵 抗値制御性を実現することができるようになる。また、 ポリイミド樹脂を含む薄膜を用いることもできる。この 場合、半導体プロセス適合性や信頼性が既に認証されて いるボリイミド樹脂薄膜は、PSG18からp-Si高 30 抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2に加えられる 応力を吸収する良好な応力吸収体の機能を果たす。これ に依り、プロセス安定性を損なうことなく、作製プロセ ス中や作製後のp-Si高抵抗薄膜162や高抵抗拡散 抵抗薄膜162内にPSG18によって発生される応力 歪をやわらげることができ、応力歪を一要因とすると考 えられるp-Si高抵抗薄膜162や高抵抗拡散抵抗薄 膜162の目標抵抗値と作製後の抵抗値とのずれを極力 減少させることができる。この結果、p-Si高抵抗薄 膜162や高抵抗拡散抵抗薄膜162を作製する場合にp -Si 高抵抗薄膜162や高抵抗拡散抵抗薄膜162の抵 抗値を高い精度で目標の高抵抗値に制御することができ るようになり、即ち、プロセス安定性を損なうことな く、且つ低いプロセスコストを以て、高い抵抗値制御性 を実現することができるようになる。

【0115】ポリサイド薄膜166は、電源電位VDOな 接続された状態で電源電位 VDD (具体的には、5 VD C) に固定されていることが望ましい。なお、ポリサイ ド薄膜166は、接地電位VONDに接続された状態で接地 電位VGNDに固定されていても同様の作用効果を発揮す

る。また、ポリサイド薄膜166は、電源電位VDDと接 地電位VGNDとの中間電位VDD/2に接続された状態で 中間電位VDD/2に固定されていても同様の作用効果を 発揮する。また、ポリサイド薄膜166の電位がフロー ト状態に維持されていても同様の作用効果を発揮する。 【0116】また、ポリサイド薄膜166が複数のブロ ックに分割されて形成されている場合、ブロックの各々 は、電源電位VDD、接地電位VGND又は中間電位VDD/ 2(=5/2=2.5)の何れかに維持されてもよい。 【0117】これに依り、ポリサイド薄膜166のブロ ック毎に各々異なる電場に保持できるようになる。抵抗 体構造16が複数のブロックに分割されて使用される場 合であっても、各々ブロック毎に最も効果的な電位を選 択することができるようになる。この結果、PSG18 -p-Si高抵抗薄膜162又は高抵抗拡散抵抗薄膜1 62間をブロック毎に最適な一定電場に保持でき、PS G18に含まれる水素含有不純物やPSG18作製時の プラズマプロセス雰囲気中に含まれる水素含有不純物が p-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162に 侵入する現象をブロック毎の最適な電場の作用を借りて ブロック毎に効果的に回避できる。これに依り、500 Q/□~1M/□程度の高いシート抵抗値に制御された p-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162に おける製造当初の高抵抗値を維持して経時的変化をブロ ック毎に効果的に低減することができるようになる。 【0118】同様の主旨で、ポリサイド薄膜166が複 数のブロックに分割されて形成されている場合、ブロッ クの全てが電源電位VDD、接地電位VGND又は中間電位 VDD/2の何れかに共通に維持されていてもよい。 【0119】これに依り、ポリサイド薄膜166の全ブ ロックを共通の電場に保持できるようになる。抵抗体構 造16が複数のブロックに分割されて使用される場合で あっても、全ブロック共通に最も効果的な共通電位を選 択することができるようになる。この結果、PSG18 -p-Si高抵抗薄膜162又は高抵抗拡散抵抗薄膜1 62間を全ブロック共通に最適な一定電場に保持でき、 PSG18に含まれる水素含有不純物やPSG18作製 時のプラズマプロセス雰囲気中に含まれる水素含有不純 物がp-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜1 62に侵入する現象を全ブロック共通な最適な電場の作 用を借りて全ブロック共通に効果的に回避できる。これ に依り、500Ω/□~1M/□程度の高いシート抵抗 値に制御されたp-Si高抵抗薄膜162や高抵抗拡散 抵抗薄膜162における製造当初の高抵抗値を維持して 経時的変化を全ブロック共通に効果的に低減することが できるようになる。

【0120】なお、抵抗体構造16は、p-Si高抵抗 薄膜162に代えて、誘電体膜162を用いてストライプ 状の抵抗形状にパターニングされた高抵抗薄膜162 (以降、拡散高抵抗薄膜162と呼ぶ)と、絶縁体を用

いて拡散高抵抗薄膜162の周囲に形成され周囲から拡 散高抵抗薄膜162表面への水素含有不純物の浸入を遮 蔽する酸化シリコン薄膜164と、酸化シリコン薄膜1 64の周囲に形成され酸化シリコン薄膜164の周囲から 加えられる応力歪を緩和するポリサイド薄膜166から 構成されても、拡散高抵抗薄膜162の場合と同様の作 用効果を発揮する。

【0121】図4は、図1の抵抗体構造16に対する高 温バイアス試験の結果を説明するためのチャートであ

【0122】この様な薄膜構造を有する抵抗体構造16 に対して髙温バイアス試験(HTB試験)を行った。チ ャート中のHは、ポリサイド薄膜166が電源電位VDD に接続された状態を意味し、Mは、ポリサイド薄膜16 6が中間電位VDD/2に接続された状態を意味し、L は、ポリサイド薄膜166が接地電位VONDに接続された 状態、無しは、フロート状態を意味している。図4に示 すように、HTB試験時間が50時間以内において、p -Si高抵抗薄膜162における製造当初の高抵抗値が 維持されて経時的変化が低減されていることが解る。 【0123】以上説明したように、本実施形態の抵抗体 構造16に依れば、酸化シリコン薄膜164を用いてp - S i 高抵抗薄膜 1 6 2の表面を被覆することにより、 配線パターンやPSG18に含まれる水素含有不純物や プラズマプロセス雰囲気中に含まれる水素含有不純物が p-Si 高抵抗薄膜 162に侵入する現象を回避でき る。この結果、500Ω/□~1M/□程度の高いシー ト抵抗値に制御されたp-Si高抵抗薄膜162におけ る製造当初の高抵抗値を維持して経時的変化を低減する ことができるようになる。更に、ポリサイド薄膜166 はp-Si高抵抗薄膜162の外部から加えられる応力 に対するクッションの機能を果たす。これに依り、作製 プロセス中や作製後のp-Si高抵抗薄膜162内に無 用な応力歪が残留する現象を回避でき、応力歪を一要因 とすると考えられるp-Si高抵抗薄膜162の目標抵 抗値と作製後の抵抗値とのずれを極力減少させることが できる。この結果、高抵抗のp-Si高抵抗薄膜162 を作製する場合にp-Si高抵抗薄膜162の抵抗値を 高い精度で目標の高抵抗値に制御することができるよう るようになる。

【0124】次に、図面に基づき、ラダー回路の一実施 形態を説明する。

【0125】図5は、図1の抵抗体構造16を用いたラ ダー回路20の一実施形態を説明するための回路構成図 である。

【0126】図5に示すラダー回路20は、前述の抵抗 体構造16A、16B、16C、16D、16E、16 F, 16Gが直列に接続された回路網構成を有してい る。

【0127】ラダー回路20は、7個の抵抗体構造16 A, 16B, 16C, 16D, 16E, 16F, 16G が抵抗値に関して昇順に接続されて構成されると同時 に、隣接する抵抗体構造16A, 16B, 16C, 16 D, 16E, 16F, 16Gの抵抗比が2に設定されて いる。換言すると、ラダー回路20は、複数の抵抗体構 造16A, 16B, 16C, 16D, 16E, 16F, 16 Gが2のべき乗の抵抗比で昇順に接続されて構成さ れている。

32

【0128】これに依り、ラダー回路20における各抵 抗体構造16A, 16B, 16C, 16D, 16E, 1 6F, 16Gの抵抗値を1, 2, 4, 8, 16, 32, 64といった抵抗比に設定できるようになる。これに依 り、これらの抵抗値を直列に接続して組み合わせること によって所望の抵抗網を構成できる結果、所望の抵抗値 を有するラダー回路20をコンパクトな回路構成で実現 することができるようになる。

【0129】更に、ラダー回路20を構成する抵抗体構 造16Aの両端にはノードn1, n2が設けられ、抵抗体 構造16日の両端にはノードn2, n3が設けられ、抵抗 体構造160の両端にはノードn3, n4が設けられ、抵 抗体構造16Dの両端にはノードn4, n5が設けられ、 抵抗体構造16 Eの両端にはノード n 5, n 6が設けら れ、抵抗体構造16Fの両端にはノードn6, n7が設け られ、抵抗体構造16Gの両端にはノードn7, n8が設 けられている。

【0130】更に、ラダー回路20には、抵抗体構造1 6A, 16B, 16C, 16D, 16E, 16F, 16 Gの両端のノードn1, n2, n3, n4, n5, n6, n 30 7, n 8間を短絡してラダー回路20の抵抗値を所望の抵 抗値に設定するためのヒューズ21A、21B、21 C, 21D, 21E, 21F, 21Gが設けられてい る。即ち、ヒューズ21A, 21B, 21C, 21D, 21 E, 21 F, 21 Gを切断(具体的には、溶断)す ることにより、ラダー回路20におけるノードn1, n 2, n3, n4, n5, n6, n7, n8間の抵抗値を1, 2, 4, 8, 16, 32, 64といった抵抗比に設定で きるようになる。

【0131】例えば、ヒューズ21C, 21D, 21 になり、即ち、高い抵抗値制御性を実現することができ 40 E, 21F及び21Gを溶断することにより、ラダー回 路20における抵抗値を3に設定できる。ヒューズ21 D. 21E, 21F及び21Gを溶断することにより、 ラダー回路20における抵抗値を7に設定できる。 【0132】これに依り、これらのノードn1, n2, n 3, n 4, n 5, n 6, n 7, n 8間を直列に接続したり短絡 して組み合わせることによって所望の抵抗網を構成でき る結果、所望の抵抗値を有するラダー回路20をコンパ クトな回路構成で実現することができるようになる。 【0133】これに依り、ノードn1, n2, n3, n4,

50 n5, n6, n7, n8を選択してラダー回路20の抵抗値

を所望の値に設定することができるようになる。

【0134】即ち、ラダー回路20におけるノード n 1, n2, n3, n4, n5, n6, n7, n8間の抵抗値を 1, 2, 4, 8, 16, 32, 64といった抵抗比に設定できるようになる。これに依り、これらのノード n 1, n2, n3, n4, n5, n6, n7, n8間を直列に接続して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路20をコンパクトな回路構成で実現することができるようになる。

【0135】以上説明したように、ラダー回路20の実 10 施形態に依れば、前述したような抵抗体構造16A.16B.16C.16D.16E.16F.16Gを複数 直列に接続してラダー回路20を構成されているので、製造当初の高抵抗値を維持でき、更に経時的変化を低減することができるラダー回路20を実現できる。更に、p-Si高抵抗薄膜162や高抵抗拡散抵抗薄膜162の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、高い抵抗値制御性を有するラダー回路20を実現することができる。

【0136】次に、図面に基づき、半導体装置の一実施 20 形態としての定電圧電源(ボルテージレギュレータ)の 一実施形態を説明する。

【0137】図6は、図5のラダー回路20を出力電圧 設定用抵抗網に用いた定電圧電源30(ボルテージレギュレータ30)の一実施形態を説明するための回路構成 図である。

【0138】図6に示すボルテージレギュレータ30は、負荷に供給される出力電圧Voutを一定に保持する定電圧電源30であって、基準電源32と出力電圧設定用抵抗網と制御トランジスタ34と誤差増幅器33を中 30心にして構成されている。

【0139】基準電源32は、基準電圧V ref (具体的には、0.900±0.01VDC)を生成する機能を有し、定電流源31から供給される定電流に基づいて基準電圧V refを発生している。

【0140】出力電圧設定用抵抗網は、電流を与えられた際に電流の大きさに応じた出力電圧Vout(具体的には、 $4.500\pm0.01VDC$ )を生成する機能を有し、前述のラダー回路35A, 35Bを用いて構成されている点に特徴を有している。

【0141】 この場合、ラダー回路35A、35Bの任意のノードn1、n2、n3、n4、n5、n6、n7、n8が出力ノードNに選択されて出力電圧Voutが設定されることになる。

【0142】制御トランジスタ34は、具体的には、pチャネルMOSFETであって、出力電圧設定用抵抗網に制御電流を与えて出力電圧設定用抵抗網(即ち、ラダー回路35Aとラダー回路35Bの接続点)を一定電圧値に制御する機能を有している。

【0143】誤差増幅器33は、pチャネルMOSFET34のゲートに接続され、出力ノードNからの出力電圧Voutと基準電圧Vrefとの電圧差ΔVを求め所定倍率(具体的には、100倍)に電圧増幅して誤差信号33aを生成すると同時に、誤差信号33aを制御トランジスタ34に与えて出力電圧設定用抵抗網35A,35Bに対する定電圧制御を促す機能を有している。

【0144】以上説明したように、ボルテージレギュレ ータ30に依れば、前述したような抵抗体構造16A. 16B, 16C, 16D, 16E, 16F, 16Gを複 数直列に接続して出力電圧設定用抵抗網35A,35B を構成されているので、製造当初の高抵抗値を維持で き、更に経時的変化を低減することができる出力電圧設 定用抵抗網35A、35Bを実現できる。更に、p-S i 高抵抗薄膜 1 6 2や高抵抗拡散抵抗薄膜 1 6 2の抵抗値 を高い精度で目標の高抵抗値に制御することができるよ うになり、即ち、高い抵抗値制御性を有する出力電圧設 定用抵抗網35A、35Bを実現することができる。こ の結果、経時的変化が少なく高い抵抗値制御性を有する 出力電圧設定用抵抗網35A, 35Bが実現でき、経時 的変化が少なく高精度の定電圧制御を制御トランジスタ 34が実行できるようになり、経時的変化が少なく高精 度の誤差信号33aを誤差増幅器33が生成できるよう になる。

[0145]

40

【発明の効果】請求項1に記載の発明に依れば、配線バターンやバッシベーション膜に含まれる不純物やブラズマプロセス雰囲気中に含まれる不純物が高抵抗薄膜に侵入する減少を回避できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を低減することができるようになるといった効果を奏する。

【0146】請求項2に記載の発明に依れば、配線バターンやバッシベーション膜に含まれる水素原子を含む不純物やブラズマプロセス雰囲気中に含まれる水素原子を含む不純物が高抵抗薄膜に侵入する現象を回避できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を低減することができるようになるといった効果を奏す

【0147】請求項3に記載の発明に依れば、配線パターンやパッシベーション膜に含まれる水素原子を含む不純物やプラズマプロセス雰囲気中に含まれる水素原子を含む不純物が多結晶シリコン高抵抗薄膜に侵入する現象を回避できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を低減することができるようになるといった効果を奏する。更に、作製プロセス中や作製後の多結晶シリコン高抵抗薄膜内に無用な応力歪が残留する現象を回避でき、応力歪を一要因とすると考えられる多結晶

シリコン高抵抗薄膜の目標抵抗値と作製後の抵抗値との ずれを極力減少させることができる。この結果、高抵抗 の多結晶シリコン高抵抗薄膜を作製する場合に多結晶シ リコン高抵抗薄膜の抵抗値を高い精度で目標の高抵抗値 に制御することができるようになり、即ち、高い抵抗値 制御性を実現することができるといった効果を奏する。 【0148】請求項4に記載の発明に依れば、請求項1 乃至3のいずれか一項に記載の効果と同様の効果を奏す る。

35

【0149】請求項5に記載の発明に依れば、請求項1 10 乃至4のいずれか一項に記載の効果に加えて、500Ω **/□乃至1M/□といった抵抗値の範囲に制御された多** 結晶シリコン高抵抗薄膜における製造当初の高抵抗値を 維持して経時的変化を低減することができるようになる といった効果を奏する。更に、応力歪を一要因とすると 考えられる多結晶シリコン高抵抗薄膜の目標抵抗値と作 製後の抵抗値とのずれを500Q/□乃至1M/□とい った抵抗値の範囲において極力減少させることができ る。この結果、高抵抗の多結晶シリコン高抵抗薄膜を作 製する場合に多結晶シリコン高抵抗薄膜の抵抗値を高い 20 精度で目標の高抵抗値に制御することができるようにな り、即ち、高い抵抗値制御性を実現することができると いった効果を奏する。

【0150】請求項6に記載の発明に依れば、配線パタ ーンやパッシベーション膜に含まれる不純物やプラズマ プロセス雰囲気中に含まれる不純物が高抵抗薄膜(高抵 抗拡散抵抗薄膜)に侵入する減少を回避できる。この結 果、高抵抗に制御された高抵抗拡散抵抗薄膜における製 造当初の高抵抗値を維持して経時的変化を低減すること ができるようになるといった効果を奏する。

【0151】請求項7に記載の発明に依れば、配線バタ ーンやバッシベーション膜に含まれる水素原子を含む不 純物やプラズマプロセス雰囲気中に含まれる水素原子を 含む不純物が高抵抗拡散抵抗薄膜に侵入する現象を回避 できる。この結果、高抵抗に制御された高抵抗拡散抵抗 薄膜における製造当初の高抵抗値を維持して経時的変化 を低減することができるようになるといった効果を奏す る。

【0152】請求項8に記載の発明に依れば、配線バタ ーンやバッシベーション膜に含まれる水素原子を含む不 40 純物やプラズマプロセス雰囲気中に含まれる水素原子を 含む不純物が高抵抗拡散抵抗薄膜に侵入する現象を回避 できる。この結果、高抵抗に制御された高抵抗拡散抵抗 薄膜における製造当初の高抵抗値を維持して経時的変化 を低減することができるようになるといった効果を奏す る。更に、作製プロセス中や作製後の高抵抗拡散抵抗薄 膜内に無用な応力歪が残留する現象を回避でき、応力歪 を一要因とすると考えられる高抵抗拡散抵抗薄膜の目標 抵抗値と作製後の抵抗値とのずれを極力減少させること ができる。この結果、髙抵抗拡散抵抗薄膜を作製する場 50 10又は11に記載の効果と同様の効果を奏する。

合に高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の高 抵抗値に制御することができるようになり、即ち、高い 抵抗値制御性を実現することができるといった効果を奏 する.

【0153】請求項9に記載の発明に依れば、請求項6 乃至8のいずれか一項に記載の効果と同様の効果を奏す

【0154】請求項10に記載の発明に依れば、請求項 1乃至9のいずれか一項に記載の効果に加えて、パッシ ベーション膜に含まれる水素原子を含む不純物やパッシ ベーション膜作製時のプラズマプロセス雰囲気中に含ま れる水素原子を含む不純物が多結晶シリコン高抵抗薄膜 や高抵抗拡散抵抗薄膜に侵入する現象を回避できる。と の結果、高抵抗に制御された多結晶シリコン高抵抗薄膜 や高抵抗拡散抵抗薄膜における製造当初の高抵抗値を維 持して経時的変化を低減することができるようになると いった効果を奏する。更に、作製プロセス中や作製後の 多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜内にバ ッシベーション膜によって発生される応力歪が残留する 現象を回避でき、応力歪を一要因とすると考えられる多 結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の目標抵 抗値と作製後の抵抗値とのずれを極力減少させることが できる。この結果、多結晶シリコン高抵抗薄膜や高抵抗 拡散抵抗薄膜を作製する場合に多結晶シリコン髙抵抗薄 膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の高 抵抗値に制御することができるようになり、即ち、高い 抵抗値制御性を実現することができるといった効果を奏 する。

【0155】請求項11に記載の発明に依れば、請求項 10 に記載の効果に加えて、PSG薄膜に含まれる水素 原子を含む不純物やPSG薄膜作製時のブラズマブロセ ス雰囲気中に含まれる水素原子を含む不純物が多結晶シ リコン高抵抗薄膜や高抵抗拡散抵抗薄膜に侵入する現象 を回避できる。この結果、高抵抗に制御された多結晶シ リコン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当 初の高抵抗値を維持して経時的変化を低減することがで きるようになるといった効果を奏する。更に、作製プロ セス中や作製後の多結晶シリコン高抵抗薄膜や高抵抗拡 散抵抗薄膜内にPSG薄膜によって発生される応力歪が 残留する現象を回避でき、応力歪を一要因とすると考え られる多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜 の目標抵抗値と作製後の抵抗値とのずれを極力減少させ ることができる。この結果、多結晶シリコン高抵抗薄膜 や高抵抗拡散抵抗薄膜を作製する場合に多結晶シリコン 高抵抗薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で 目標の高抵抗値に制御することができるようになり、即 ち、高い抵抗値制御性を実現することができるといった 効果を奏する。

【0156】請求項12に記載の発明に依れば、請求項

【0157】請求項13に記載の発明に依れば、請求項 10乃至12のいずれか一項に記載の効果に加えて、作 製プロセス中や作製後の多結晶シリコン高抵抗薄膜や高 抵抗拡散抵抗薄膜内にパッシベーション膜によって発生 される応力歪をやわらげることができ、応力歪を一要因 とすると考えられる多結晶シリコン高抵抗薄膜や高抵抗 拡散抵抗薄膜の目標抵抗値と作製後の抵抗値とのずれを 極力減少させることができる。この結果、多結晶シリコ ン高抵抗薄膜や高抵抗拡散抵抗薄膜を作製する場合に多 結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の抵抗値 10 を高い精度で目標の高抵抗値に制御することができるよ うになり、即ち、高い抵抗値制御性を実現することがで きるといった効果を奏する。

37

【0158】請求項14に記載の発明に依れば、請求項 13に記載の効果に加えて、プロセス安定性を損なうと となく、作製プロセス中や作製後の多結晶シリコン高抵 抗薄膜や高抵抗拡散抵抗薄膜内にバッシベーション膜に よって発生される応力歪をやわらげることができ、応力 歪を一要因とすると考えられる多結晶シリコン高抵抗薄 膜や高抵抗拡散抵抗薄膜の目標抵抗値と作製後の抵抗値 20 とのずれを極力減少させることができる。この結果、多 結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜を作製す る場合に多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄 膜の抵抗値を高い精度で目標の高抵抗値に制御すること ができるようになり、即ち、プロセス安定性を損なうと となく、且つ低いプロセスコストを以て、高い抵抗値制 御性を実現することができるといった効果を奏する。

【0159】請求項15に記載の発明に依れば、請求項 13に記載の効果に加えて、パッシベーション膜に含ま れる水素原子を含む不純物やパッシベーション膜作製時 30 のブラズマブロセス雰囲気中に含まれる水素原子を含む 不純物が多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄 膜に侵入する現象を電場の作用を借りて更に効果的に回 避できる。この結果、高抵抗に制御された多結晶シリコ ン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当初の 髙抵抗値を維持して経時的変化を更に効果的に低減する ことができるようになるといった効果を奏する。

【0160】請求項16に記載の発明に依れば、請求項 15に記載の効果と同様の効果を奏する。

【0161】請求項17に記載の発明に依れば、請求項 40 15 に記載の効果と同様の効果を奏する。

【0162】請求項18に記載の発明に依れば、請求項 15 に記載の効果と同様の効果を奏する。

【0163】請求項19に記載の発明に依れば、請求項 15に記載の効果と同様の効果を奏する。

【0164】請求項20に記載の発明に依れば、請求項 19に記載の効果に加えて、応力緩衝膜のブロック毎に 各々異なる電場に保持できるようになる。抵抗体構造が 複数のブロックに分割されて使用される場合であって

ができるようになるといった効果を奏する。この結果、 パッシベーション膜-多結晶シリコン高抵抗薄膜又は高 抵抗拡散抵抗薄膜間をブロック毎に最適な一定電場に保 持でき、バッシベーション膜に含まれる水素原子を含む 不純物やバッシベーション膜作製時のプラズマプロセス 雰囲気中に含まれる水素原子を含む不純物が多結晶シリ コン高抵抗薄膜や高抵抗拡散抵抗薄膜に侵入する現象を ブロック毎の最適な電場の作用を借りてブロック毎に効 果的に回避できる。これに依り、高抵抗に制御された多 結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における 製造当初の高抵抗値を維持して経時的変化をブロック毎 に効果的に低減することができるようになるといった効 果を奏する。

【0165】請求項21に記載の発明に依れば、請求項 19に記載の効果に加えて、応力緩衝膜の全ブロックを 共通の電場に保持できるようになる。抵抗体構造が複数 のブロックに分割されて使用される場合であっても、全 ブロック共通に最も効果的な共通電位を選択することが できるようになるといった効果を奏する。この結果、バ ッシベーション膜-多結晶シリコン高抵抗薄膜又は高抵 抗拡散抵抗薄膜間を全ブロック共通に最適な一定電場に 保持でき、パッシベーション膜に含まれる水素原子を含 む不純物やパッシベーション膜作製時のプラズマプロセ ス雰囲気中に含まれる水素原子を含む不純物が多結晶シ リコン高抵抗薄膜や高抵抗拡散抵抗薄膜に侵入する現象 を全ブロック共通な最適な電場の作用を借りて全ブロッ ク共通に効果的に回避できる。これに依り、高抵抗に制 御された多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄 膜における製造当初の高抵抗値を維持して経時的変化を 全ブロック共通に効果的に低減することができるように なるといった効果を奏する。

【0166】請求項22に記載の発明に依れば、請求項 15乃至21のいずれか一項に記載の効果に加えて、プ ロセス安定性を損なうことなく、作製プロセス中や作製 後の多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜内 にパッシベーション膜によって発生される応力歪をやわ らげることができ、応力歪を一要因とすると考えられる 多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の目標 抵抗値と作製後の抵抗値とのずれを極力減少させること ができる。との結果、多結晶シリコン高抵抗薄膜や高抵 抗拡散抵抗薄膜を作製する場合に多結晶シリコン高抵抗 薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の 高抵抗値に制御することができるようになり、即ち、プ ロセス安定性を損なうことなく、且つ低いプロセスコス トを以て、高い抵抗値制御性を実現することができると いった効果を奏する。

【0167】請求項23に記載の発明に依れば、請求項 15乃至21のいずれか一項に記載の効果に加えて、プ ロセス安定性を損なうことなく、作製プロセス中や作製 も、各々ブロック毎に最も効果的な電位を選択すること 50 後の多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜内 にバッシベーション膜によって発生される応力歪をやわらげることができ、応力歪を一要因とすると考えられる多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の目標抵抗値と作製後の抵抗値とのずれを極力減少させることができる。この結果、多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜を作製する場合に多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、プロセス安定性を損なうことなく、且つ低いプロセスコストを以て、高い抵抗値制御性を実現することができると 10いった効果を奏する。

【0168】請求項24に記載の発明に依れば、請求項15乃至21のいずれか一項に記載の効果に加えて、プロセス安定性を損なうことなく、作製プロセス中や作製後の多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜内にパッシベーション膜によって発生される応力歪をやわらげることができ、応力歪を一要因とすると考えられる多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の目標抵抗値と作製後の抵抗値とのずれを極力減少させることができる。この結果、多結晶シリコン高抵抗薄膜や高抵抗が散抵抗薄膜を作製する場合に多結晶シリコン高抵抗薄膜や高抵抗抗散抵抗薄膜の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、プロセス安定性を損なうことなく、且つ低いプロセスコストを以て、高い抵抗値制御性を実現することができるといった効果を奏する。

【0169】請求項25に記載の発明に依れば、請求項15乃至21のいずれか一項に記載の効果に加えて、プロセス安定性を損なうことなく、作製プロセス中や作製後の多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜内 30にパッシベーション膜によって発生される応力歪をやわらげることができ、応力歪を一要因とすると考えられる多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の目標抵抗値と作製後の抵抗値とのずれを極力減少させることができる。この結果、多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜を作製する場合に多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、プロセス安定性を損なうことなく、且つ低いプロセスコストを以て、高い抵抗値制御性を実現することができると 40いった効果を奏する。

【0170】請求項26に記載の発明に依れば、請求項15乃至21のいずれか一項に記載の効果に加えて、プロセス安定性を損なうことなく、作製プロセス中や作製後の多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜内にパッシベーション膜によって発生される応力歪をやわらげることができ、応力歪を一要因とすると考えられる多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の目標抵抗値と作製後の抵抗値とのずれを極力減少させることができる。この結果。多結局シリコン高抵抗薄膜や高抵

抗拡散抵抗薄膜を作製する場合に多結晶シリコン高抵抗 薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の 高抵抗値に制御することができるようになり、即ち、プロセス安定性を損なうことなく、且つ低いプロセスコストを以て、高い抵抗値制御性を実現することができるといった効果を奏する。

【0171】請求項27に記載の発明に依れば、請求項16乃至26のいずれか一項に記載の効果に加えて、応力緩衝膜の電位を一定電位に固定すると同時に、基板の電位を接地電位に固定してバッシベーション膜-多結晶シリコン高抵抗薄膜又は高抵抗拡散抵抗薄膜間を一定電場に保持することにより、バッシベーション膜に含まれる水素原子を含む不純物やバッシベーション膜作製時のプラズマプロセス雰囲気中に含まれる水素原子を含む不純物が多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における関連できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を更に効果的に低減するととができるようになるといった効果を奏する。

【0172】請求項28に記載の発明に依れば、請求項16乃至26のいずれか一項に記載の効果に加えて、応力緩衝膜の電位を一定電位に固定すると同時に、基板の電位を電源電位に固定してパッシベーション膜-多結晶シリコン高抵抗薄膜又は高抵抗拡散抵抗薄膜間を一定電場に保持することにより、パッシベーション膜に含まれる水素原子を含む不純物やパッシベーション膜に含まれる水素原子を含む不純物やパッシベーション膜作製時のブラズマブロセス雰囲気中に含まれる水素原子を含む不純物が多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜に侵入する現象を電場の作用を借りて更に効果的に回避できる。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を更に効果的に低減することができるようになるといった効果を奏する。

【0173】請求項29に記載の発明に依れば、請求項1乃至10のいずれか一項に記載の効果に加えて、プロセスばらつきに起因して多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の位置にばらつきが発生した場合であっても、パッシベーション膜に含まれる水素原子を含む不純物やパッシベーション膜作製時のプラズマプロセス雰囲気中に含まれる水素原子を含む不純物が多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜に侵入する現象を確実に回避でき、プロセス信頼性を向上させることができるようになるといった効果を奏する。この結果、高抵抵抗で制御された多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を低減することが高いプロセス信頼性を以て実現できるようになるといった効果を奏する。

抵抗値と作製後の抵抗値とのずれを極力減少させること 【0174】請求項30に記載の発明に依れば、請求項ができる。この結果、多結晶シリコン高抵抗薄膜や高抵 50 29に記載の効果に加えて、プロセスばらつきに起因し

て多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜と低抵抗薄膜との位置関係にばらつきが発生した場合であっても、パッシベーション膜に含まれる水素原子を含む不純物やパッシベーション膜作製時のプラズマブロセス雰囲気中に含まれる水素原子を含む不純物が多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜に侵入する現象を確実に回避でき、プロセス信頼性を向上させることができるようになるといった効果を奏する。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当初の高抵抗値を維持して経時的変 10 化を低減することが高いプロセス信頼性を以て実現できるようになるといった効果を奏する。

【0175】請求項31に記載の発明に依れば、請求項29に記載の効果に加えて、プロセスばらつきに起因して多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の基板上での位置、低抵抗薄膜の基板上での位置にばらつきが発生した場合であっても、バッシベーション膜に含まれる水素原子を含む不純物やバッシベーション膜作製時のプラズマプロセス雰囲気中に含まれる水素原子を含む不純物が多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄度に侵入する現象を確実に回避でき、プロセス信頼性を向上させることができるようになるといった効果を奏する。この結果、高抵抗に制御された多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜における製造当初の高抵抗値を維持して経時的変化を低減することが高いプロセス信頼性を以て実現できるようになるといった効果を奏する。

【0176】請求項32に記載の発明に依れば、請求項29に記載の効果と同様の効果を奏する。

【0177】請求項33に記載の発明に依れば、請求項 30 29に記載の効果と同様の効果を奏する。

【0178】請求項34に記載の発明に依れば、請求項29乃至33のいずれか一項に記載の効果に加えて、前述したような抵抗体構造を複数直列に接続してラダー回路を構成されているので、製造当初の高抵抗値を維持でき、更に経時的変化を低減することができるラダー回路を実現できる。更に、多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、高い抵抗値制御性を有するラダー回路を実現することができる。

【0179】請求項35に記載の発明に依れば、請求項34に記載の効果に加えて、ラダー回路における各抵抗体構造の抵抗値を1,2,4,8,16,32,64といった抵抗比に設定できるようになるといった効果を奏する。これに依り、これらの抵抗値を直列に接続して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路をコンパクトな回路構成で実現することができるといった効果を奏する。【0180】請求項36に記載の発明に依れば、請求項34に記載の効果と同様の効果を奏する。

【0181】請求項37に記載の発明に依れば、請求項35又は36に記載の効果に加えて、ラダー回路におけるノード間の抵抗値を1,2,4,8,16,32,64といった抵抗比に設定できるようになるといった効果を奏する。これに依り、これらのノード間を直列に接続して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路をコンパクトな回路構成で実現することができるといった効果を奏する。

【0182】請求項38に記載の発明に依れば、請求項37に記載の効果に加えて、ラダー回路におけるノード間の抵抗値を1,2,4,8,16,32,64といった抵抗比に設定できるようになるといった効果を奏する。これに依り、これらのノード間を直列に接続したり短絡して組み合わせることによって所望の抵抗網を構成できる結果、所望の抵抗値を有するラダー回路をコンパクトな回路構成で実現することができるといった効果を奏する。

【0183】請求項39に記載の発明に依れば、請求項34乃至38のいずれか一項に記載の効果に加えて、前述したような抵抗体構造を複数直列に接続して出力電圧設定用抵抗網を構成されているので、製造当初の高抵抗値を維持でき、更に経時的変化を低減することができる出力電圧設定用抵抗網を実現できる。更に、多結晶シリコン高抵抗薄膜や高抵抗拡散抵抗薄膜の抵抗値を高い精度で目標の高抵抗値に制御することができるようになり、即ち、高い抵抗値制御性を有する出力電圧設定用抵抗網を実現することができる。この結果、経時的変化が少なく高い抵抗値制御性を有する出力電圧設定用抵抗網が実現でき、経時的変化が少なく高精度の定電圧制御を制御トランジスタが実行できるようになり、経時的変化が少なく高精度の誤差信号を誤差増幅器が生成できるようになるといった効果を奏する。

【図面の簡単な説明】

態である。

【図1】本発明の半導体装置の一実施形態を説明するための素子断面図である。

【図2】図1の半導体装置のA-A素子断面図である。 【図3】図1の半導体装置の素子上面図であって、図3 (a)は、抵抗体構造の抵抗形状の第1実施形態であ り、図3(b)は、抵抗体構造の抵抗形状の第2実施形

【図4】図1の抵抗体構造に対する高温バイアス試験の 結果を説明するためのチャートである。

【図5】図1の抵抗体構造を用いたラダー回路の一実施 形態を説明するための回路構成図である。

【図6】図5のラダー回路を出力電圧設定用抵抗網に用いた定電圧電源(ボルテージレギュレータ)の一実施形態を説明するための回路構成図である。

【図7】従来の半導体装置における抵抗体構造を説明す 50 るための素子断面図である。

# 【符号の説明】

10…半導体装置

12…基板

14…絶縁薄膜

16…抵抗体構造

162…高抵抗薄膜(多結晶シリコン膜、誘電体膜)

164…不純物遮断薄膜

166…応力緩衝膜(金属薄膜、シリサイド薄膜、多結晶シリコン膜、ポリサイド薄膜)

43

168…低抵抗薄膜

18…パッシベーション膜(PSG薄膜)

20…ラダー回路

21A, 21B, 21C, 21D, 21E, 21F, 2

1G…ヒューズ

\*30…定電圧電源(ボルテージレギュレータ)

32…基準電源

33…誤差增幅器

33a…誤差信号

34…制御トランジスタ

35…出力電圧設定用抵抗網

N…出力ノード

n1, n2, n3, n4, n5, n6, n7, n8…ノード

V DD···電源電位

10 VDD/2…中間電位

V GND···接地電位

Vout…出力電圧

V ref…基準電圧

ΔV…電圧差

